集成
电路
系统公司
ICS8523I
L
OW
S
KEW
, 1-
TO
-4
D
。微分
-
TO
-HSTL ˚F
ANOUT
B
UFFER
测试条件
PCLK
NPCLK
PCLK
NPCLK
V
DD
= V
IN
= 3.465V
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
-5
-150
0.3
1
V
DD
最低
典型
最大
150
5
单位
µA
µA
µA
µA
V
V
T
ABLE
4D 。 LVPECL DC ç
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
70°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
峰 - 峰值输入电压
共模输入电压;注： 1 ， 2
1.5
V
CMR
注1 ：共模电压定义为V
IH
.
注2 ：对于单端应用程序的最大输入电压为PCLK和nPCLK为V
DD
+ 0.3V.
T
ABLE
4D 。 HSTL DC ç
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
70°C
符号参数
输出高电压;
V
OH
注1
输出低电压;
V
OL
注1
V
OX
V
摇摆
输出电压交叉
测试条件
最低
0.9
0
40 ％ ×（ V
OH
- V
OL
) + V
OL
0.6
典型
最大
1.4
0.4
60 ％× （V
OH
- V
OL
) + V
OL
1.3
单位
V
V
V
V
峰 - 峰值
输出电压摆幅
注1 ：输出端接50
Ω
到地面。
T
ABLE
5. AC - C
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
= 0°C
TO
70°C
符号
f
最大
t
PD
参数
输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
输出上升时间
输出下降时间
20 ％至80％ @ 50MHz的
20 ％至80％ @ 50MHz的
300
300
ƒ≤ 650MHz的
1.0
测试条件
最低
典型
最大
650
1.6
50
250
700
700
55
单位
兆赫
ns
ps
ps
ps
ps
%
t
SK （ O）
t
SK （PP）的
t
R
t
F
ODC
输出占空比
45
所有参数测量频率为500MHz ，除非另有说明。
的周期对周期抖动的输入将等于抖动的输出。票面T不加抖动。
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量输出差分交叉点。
注3 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
并且以相同的负载条件。使用同一类型的每个设备上的输入，输出被测量
在差分交叉点。
注4 ：该参数定义符合JEDEC标准65 。
8523BGI
www.icst.com/products/hiperclocks.html
5
REV 。 Ç 2004年9月16日
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
