IDT7024S/L
高速4K ×16双口静态RAM
军用和商用温度范围
时序波形写周期NO 。 1，R /
W
时序控制
(1,5,8)
t
WC
地址
t
HZ
(7)
OE
t
AW
CE
or
SEM
(9)
UB
or
LB
(9)
t
AS
(6)
R/
t
WP
(2)
t
WR
(3)
W
t
WZ
(7)
t
OW
(4)
(4)
数据
OUT
t
DW
数据
IN
t
DH
2740 DRW 09
定时写周期2号的波形，
CE
,
UB
,
LB
时序控制
(1,5)
t
WC
地址
t
AW
CE
or
SEM
(9)
t
AS
(6)
t
EW （2）
t
WR(3)
UB
or
LB
(9)
R/
W
t
DW
t
DH
数据
IN
2740 DRW 10
注意事项：
1. R/
W
or
CE
or
UB
＆放大器;
LB
必须在所有的地址转换为高。
2.在重叠（ T A写操作
EW
或T
WP
）低
UB
or
LB
和一个低
CE
和LOW R /
W
对于存储器阵列写入周期。
3. t
WR
是从较早的测量
CE
或R /
W
（或
SEM
或R /
W
）要高到结束写入的周期。
4.在这期间，在I / O引脚在输出状态和输入信号必须不被应用。
5.如果
CE
or
SEM
同时出现低电平的跳变或R后/
W
低跳变时，输出保持在高阻抗状态。
6.定时取决于哪个能信号被断言最后
CE
, R/
W
,
UB ，
or
LB
.
7.此参数由器件特性guaranted ，但不生产测试。过渡测量+/- 500mV的稳定状态与输出测试
负载（图2） 。
8.如果
OE
是在低R /
W
控制的写入周期中，写入脉冲宽度必须吨的大
WP
对于（t
WZ
+ t
DW
），允许I / O驱动程序，关闭和数据
被放置在总线上用于所需吨
DW
。如果
OE
是高的R中/
W
控制的写周期，这一要求并不适用，写脉冲
可以是短至指定吨
WP 。
9.要访问的RAM ，
CE
= V
IL
,
UB
or
LB
= V
IL
和
SEM
= V
IH
。要访问信号量，
CE
= V
IH
or
UB
＆放大器;
LB
= V
IH
和
SEM
= V
IL
. t
EW
必须是
满足任何一个条件。
6.15
10
IDT [ INTEGRATED DEVICE TECHNOLOGY ]
