欢迎访问ic37.com |
会员登录 免费注册
发布采购

IDT71V424S15PHI 参数 Datasheet PDF下载

IDT71V424S15PHI图片预览
型号: IDT71V424S15PHI
PDF下载: 下载PDF文件 查看货源
内容描述: 3.3V CMOS静态RAM 4 MEG ( 512K ×8位) [3.3V CMOS STATIC RAM 4 MEG (512K x 8-BIT)]
分类和应用: 存储内存集成电路静态存储器光电二极管
文件页数/大小: 9 页 / 75 K
品牌: IDT [ INTEGRATED DEVICE TECHNOLOGY ]
 浏览型号IDT71V424S15PHI的Datasheet PDF文件第1页浏览型号IDT71V424S15PHI的Datasheet PDF文件第2页浏览型号IDT71V424S15PHI的Datasheet PDF文件第3页浏览型号IDT71V424S15PHI的Datasheet PDF文件第4页浏览型号IDT71V424S15PHI的Datasheet PDF文件第5页浏览型号IDT71V424S15PHI的Datasheet PDF文件第6页浏览型号IDT71V424S15PHI的Datasheet PDF文件第8页浏览型号IDT71V424S15PHI的Datasheet PDF文件第9页  
IDT71V424S , IDT71V424L , 3.3V CMOS静态RAM
4梅格( 512K ×8位)
商用和工业温度范围
写周期1号的时序波形(我们控制时序)
(1, 2, 4)
t
WC
地址
t
AW
CS
t
WR
t
AS
WE
t
WHZ
数据
OUT
(3)
(5)
t
WP
(2)
t
OW
高阻抗
t
DW
t
DH
(5)
t
CHZ
(5)
(3)
数据
IN
数据
IN
有效
3622 DRW 08
写周期2号( CS控制时间)的时序波形
(1, 4)
t
WC
地址
t
AW
CS
t
AS
WE
t
CW
t
WR
t
DW
数据
IN
数据
IN
有效
t
DH
3622 DRW 09
注意事项:
1.低重叠期间,写操作
CS
和一个低
WE 。
2.
OE
连续高。在一
WE
控制的写周期
OE
低,T
WP
必须大于或等于t
WHZ
+ t
DW
允许I / O驱动程序,关闭和
数据放置在总线上用于所需吨
DW
。如果
OE
是在一个高
WE
控制的写周期,这一要求并不适用,最低写入脉冲
是指定的T
WP
.
3.在此期间, I / O引脚处于输出状态,并且输入信号必须不被应用。
4.如果
CS
同时发生或之后的低的跳变
WE
低转换时,输出保持在高阻抗状态。
CS
必须在T为主动
CW
写入周期。
5.转变是从稳态测量± 200mV的。
6.42
7