IDT72205LB / 72215LB / 72225LB / 72235LB / 72245LB CMOS SyncFIFO ™
256 ×18 ， 512 ×18 ， 1024 ×18 ， 2048 ×18 ，4096 ×18
商用和工业温度范围
信号说明：
输入：
DATA IN （D
0
- D
17
)
数据输入为18位宽度的数据。
输出使能（
OE
)
当输出使能（
OE
）已启用（ LOW ） ，并行
输出缓冲器的输出寄存器接收数据。当
OE
被禁用（ HIGH ） ， Q输出数据总线处于高
阻抗状态。
LOAD （
LD
)
该IDT72205LB / 72215LB / 72225LB / 72235LB / 72245LB
器件包含两个12位偏移寄存器与数据
输入或读取输出。当负载（
LD
）引脚置
低，
文
在输入D0 - D11是置为低电平，数据
写入空偏移寄存器的头低到高
写时钟（ WCLK ）的过渡。当
LD
引脚和
(
文
）被保持低电平则数据被写入到全抵消
在写的第二低到高的转变注册
时钟（ WCLK ） 。写时钟的第三个转变（ WCLK ）
再次写入空偏移寄存器。
但是，在写入所有偏移寄存器没有发生
在同一时间。一个或两个偏移量寄存器可以被写入，然后
通过使
LD
引脚为高电平时，FIFO将恢复正常
读/写操作。当LD引脚设置为低电平，并
文
为低电平时，在下一个偏移值寄存器中顺序写入。
控制：
复位（
RS
)
复位完成时复位（
RS
）输入
带到一个低状态。在复位过程中，无论是内部读写
写指针被设置为所述第一位置。需要复位
电后的写操作之前可以进行。该
满标志（
FF
） ，半满标志（
HF
）和可编程Almost-
满标志（
PAF
）将被重置为HIGH吨后
RSF
。空
旗（
EF
）和可编程几乎空标志（
PAE
）将
吨后重置为LOW
RSF
。在复位过程中，输出寄存器
初始化为全零，并且所述偏移寄存器被初始化到
其默认值。
写时钟（ WCLK ）
写周期上的低电平到高电平跳变时启动
写时钟（ WCLK ） 。数据建立时间和保持时间必须满足与
对于写时钟（ WCLK ）的低到高的转变。
写和读时钟可以是异步或重合。
写使能（
文
)
当
文
输入为低电平，
LD
输入为高电平时，数据
可以被加载到FIFO RAM阵列上的上升沿
每个WCLK周期，如果该设备是不完整的。数据被存储在
RAM阵列依次独立地与任何正在进行
读操作。
当
文
是高电平时，没有新的数据被写入RAM
阵列上的每个WCLK周期。
为了防止数据溢出，
FF
将变低，进一步抑制
写操作。当完成一个有效的读取周期，
FF
将输出高电平允许写入发生。该
FF
标志更新上
WCLK的上升沿。
文
当FIFO满时将被忽略。
读时钟（ RCLK ）
数据可以读取上的低到高的跳变输出
读时钟（ RCLK ） ，当输出使能（
OE
）被设定为低电平。
写和读时钟可以是异步或重合。
读使能（
任
)
当读使能为低，并
LD
输入为高电平时，数据是
从RAM阵列上装入输出寄存器
上升的每RCLK周期的边缘，如果该设备不是空的。
当
任
输入为高电平时，输出寄存器保存
先前的数据，并没有新的数据被加载到输出
注册。数据输出Q
0
-Q
n
保持前面的数据
值。
在Q访问的每一个字
n
包括第一个字写
到空的FIFO ，必须使用请求
任
。当
最后一句话已经从FIFO ，空标志（读
EF
)
将变低，抑制了进一步的读取操作。
任
被忽略
当FIFO是空的。一旦写被执行时，
EF
会
高允许读发生。该
EF
标志被更新的
上升RCLK边缘。
LD
0
文
0
WCLK
选择
写偏移寄存器：
空偏移
全偏移
0
1
1
1
0
1
无操作
写入FIFO
无操作
注意：
2766 TBL 08
1.同样的选择顺序适用于从寄存器读取。
任
启用和读取的低到高的转变进行
RCLK 。
图2.写偏移寄存器
17
11
空偏移寄存器
默认值
001FH （ 72205 ） 003FH （ 72215 ） ：
007FH （ 72225/72235/72245 ）
0
17
11
全偏移寄存器
默认值
001FH （ 72205 ） 003FH （ 72215 ） ：
007FH （ 72225/72235/72245 ）
0
2766 DRW 05
注意：
1.任何比特偏移寄存器不被编程，应设置为零。
图3.偏移寄存器地址和默认值
6
IDT [ INTEGRATED DEVICE TECHNOLOGY ]
