IN16C554PL/IN16C554TQ
QUAD -UART
异步通信部件
2002年11月修订的2006年8月
3.
4.
超时计时器复位CPU读取接收FIFO或接收到一个新字符后后。这
发生在一直没有超时中断。
超时中断清零，定时器被复位时， CPU从接收器读取一个字符
FIFO。
发生传输中断时，发射器和发送FIFO中断（ FCR = 0如下，
IER=1).
1.
当发送FIFO为空，发送器保持寄存器中断（ IIR = 02 ）时发生。中断
当发送保持寄存器写入或IIR被读取被清除。 1到16个字符即可
该中断时，写入发送FIFO 。
发送FIFO为空指标均延迟一个字符时间减去上一个停止位时间
每当发生以下情况。
2.
THRE = 1，并且自上次没有发生过至少两个字节，同时在发送FIFO
THRE = 1 。改变FCR0后的第一个发送器中断是立竿见影的，但是，假设它被启用。
接收FIFO触发级和字符超时中断的优先级相同的接收数据
可用的中断。发送器保持寄存器空中断具有相同的优先级发送FIFO
空中断。
5.2 。线路控制寄存器
的数据字符的格式由LCR控制。
位0 ， 1 ： LCR0和LCR1是字长选择位。 （参见图1）
第2位： LCR2是停止位选择位。接收器总是会检查一个停止位。
第3位： LCR3是奇偶校验使能位。当LCR3被置位，一个奇偶校验位产生和检查。
第4位： LCR4是偶校验选择位。当LCR3该位被置位，甚至会产生奇偶校验和
检查。当LCR3设置该位被清除，奇校验选择。
第5位： LCR5是棒子奇偶校验选择位。当LCR3和该位被置位，发送和
接收的奇偶校验位被从LCR4的值强制为相反的状态。清除此位
disenables棒奇偶校验。
第6位： LCR6是一个突破控制位。当此位被置位，串行输出TXDxs被强制为0 。该
断控制位仅作用于串行输出，并且不会影响发射机逻辑。如果
以下是使用顺序，没有无效字符，因为休息的传输。
1.
2.
3.
加载一个零字节响应发送保持寄存器空（ THRE ）状态指示灯。
接下来，THRE信号集合中的破的响应。
等待发送器处于空闲状态，当发送器空状态的信号被设置为（ TEMT = 1）和
然后清除断点，并开始正常传输。
第7位： LCR7是除数锁存访问位（ DLAB ） 。该位必须设置访问除数锁存器
DLL和波特率发生器的DLM一个读或写操作过程中。 LCR7必须清
访问接收缓冲寄存器，发送器保持寄存器，或中断使能寄存器。
启示录01
IKSEMICON [ IK SEMICON CO., LTD ]
