E
28F800
V
PP
A
18
A
17
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
CE#
GND
OE#
DQ
0
DQ
8
DQ
1
DQ
9
DQ
2
DQ
10
DQ
3
DQ
11
28F400
V
PP
WP#
A
17
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
CE#
GND
OE#
DQ
0
DQ
8
DQ
1
DQ
9
DQ
2
DQ
10
DQ
3
DQ
11
V
PP
WP#
NC
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
CE#
GND
OE#
DQ
0
DQ
8
DQ
1
DQ
9
DQ
2
DQ
10
DQ
3
DQ
11
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
SMART 5 BOOT BLOCK MEMORY FAMILY
28F400
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
RP#
WE#
RP#
WE#
28F800
RP#
WE#
PA28F200
Boot Block
44-Lead PSOP
0.525" x 1.110"
TOP VIEW
A
8
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
BYTE#
GND
A
8
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
BYTE#
GND
A
8
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
BYTE#
GND
DQ
15
/A
-1
DQ
7
DQ
14
DQ
6
DQ
13
DQ
5
DQ
12
DQ
4
V
CC
DQ
15
/A
-1
DQ
7
DQ
14
DQ
6
DQ
13
DQ
5
DQ
12
DQ
4
V
CC
DQ
15
/A
-1
DQ
7
DQ
14
DQ
6
DQ
13
DQ
5
DQ
12
DQ
4
V
CC
0599-01
NOTE:
Pin 2 is WP# on 2- and 4-Mbit devices but A
18
on the 8-Mbit because no other pins were available for the high order
address. Thus, the 8-Mbit in 44-PSOP cannot unlock the boot block without RP# = V
HH
. See Section 3.3 for details. To allow
upgrades to 8-Mbit from 2/4-Mbit in this package design pin 2 to control WP# at the 2/4-Mbit level and A at the 8-Mbit density.
18
Figure 1. 44-Lead PSOP Pinout Diagram
28F800
28F400
28F400
28F800
A
15
A
14
A
13
A
12
A
11
A
10
A
9
A
8
NC
NC
WE#
RP#
A
15
A
14
A
13
A
12
A
11
A
10
A
9
A
8
NC
NC
WE#
RP#
A
15
A
14
A
13
A
12
A
11
A
10
A
9
A
8
NC
NC
WE#
RP#
V
PP
WP#
NC
V
PP
WP#
NC
NC
V
PP
WP#
NC
NC
NC
A
18
A
17
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
17
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
7
A
6
A
5
A
4
A
3
A
2
A
1
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
28F200
Boot Block
48-Lead TSOP
12 mm x 20 mm
TOP VIEW
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
A
16
BYTE#
GND
DQ
15
/A
-1
DQ
7
DQ
14
DQ
6
DQ
13
DQ
5
A
16
BYTE#
GND
DQ
15/A
-1
DQ
7
DQ
14
DQ
6
DQ
13
DQ
5
A
16
BYTE#
GND
DQ
15
/A
-1
DQ
7
DQ
14
DQ
6
DQ
13
DQ
5
DQ
12
DQ
4
DQ
12
DQ
4
DQ
12
DQ
4
V
CC
DQ
11
DQ
3
DQ
10
DQ
2
DQ
9
DQ
1
DQ
8
DQ
0
OE#
GND
CE#
V
CC
DQ
11
DQ
3
DQ
10
DQ
2
DQ
9
DQ
1
DQ
8
DQ
0
OE#
GND
CE#
V
CC
DQ
11
DQ
3
DQ
10
DQ
2
DQ
9
DQ
1
DQ
8
DQ
0
OE#
GND
CE#
A
0
A
0
A
0
0599-02
Figure 2. 48-Lead TSOP Pinout Diagram
9
ADVANCE INFORMATION
INTEL [ INTEL CORPORATION ]
