字节宽的SMART 3 FlashFile ™ Memory系列
2.1
数据保护
3.2
输出禁用
E
根据不同的应用中，系统设计者
可以选择使在V
PP
电源
可切换（仅当内存块
擦除，编程或锁定位配置操作
为必填项）或硬连线到V
PPH1/2
。该装置
无论是适应设计实践和
鼓励处理器的存储器的优化
界面。
当V
PP
≤
V
PPLK
，存储器的内容不能被
改变。当高电压被施加到V
PP
中，
二步块擦除，编程或锁定位
配置命令序列为亲
tection免受不必要的操作。所有的写
功能被禁用时， V
CC
电压低于
写锁定电压V
LKO
或者RP ＃为
V
IL
。该器件的块锁定功能提供
从无意的代码或数据的额外保护
通过改变门擦除和编程操作。
用OE ＃为逻辑高电平（V
IH
） ，该装置
输出被禁止。输出管脚DQ
0
-DQ
7
是
置于高阻抗状态。
3.3
待机
CE＃为逻辑高电平（ V
IH
）将器件置于
待机模式，大大降低了设备
功耗。 DQ
0
-DQ
7
输出均处于
在一个高阻抗状态独立的OE＃ 。如果
在块擦除，编程或锁定位取消
配置方面，设备继续正常工作，
消耗有功功率，直到操作
完成。
3.4
深度掉电
RP ＃在V
IL
启动深度掉电模式。
3.0
总线操作
本地CPU读取和写入闪速存储器
在系统。所有的总线周期来或从闪速
内存符合标准的微处理器总线
周期。
3.1
读
在读模式， RP ＃ - 低取消选择的记忆，
放置输出驱动器处于高阻抗状态，
并关闭所有内部电路。 RP ＃必须保持
低时间t
PLPH
。时间t
PHQV
之后需要
从掉电前的初始内存访问返回
输出是有效的。此唤醒间隔后，
恢复正常工作。崔重置
读阵列模式，以及状态寄存器被设置为
80H.
在块擦除，编程或锁定位
配置RP ＃ - 低会中止操作。
RY / BY ＃保持低电平，直到复位操作
完整的。存储器中的内容被修改没有
不再有效;该数据可以被部分地擦除或
写的。时间t
PHWL
之后需要RP ＃去
逻辑高电平（V
IH
）之前，另一个命令即可
写的。
与任何自动化设备，重要的是要
断言RP ＃在系统复位。当系统
脱离复位状态，预计从闪存读取
内存。自动化的快闪记忆体提供状态
在块擦除访问时的信息，
程序或锁定位配置模式。如果CPU
复位时不带闪存的复位，适当
CPU的初始化可能不会发生，因为闪光灯
内存可提供状态信息
而不是阵列的数据。英特尔的快闪存储器，可以实现
合适的CPU初始化在系统复位后
通过使用反相＃输入的。在本申请中，
RP ＃由相同RESET＃信号控制该
复位系统的CPU。
块信息，识别码，或状态寄存器
可以读取的独立的Ⅴ的
PP
电压。 RP ＃
可以在任一V
IH
或V
HH
.
第一个任务是编写适当的读模式
命令（读阵列，读取识别码，或
读状态寄存器）的CUI 。在初始
器件上电或由深加电后退出
暂停模式时，设备会自动复位阅读
阵列模式。四个控制引脚决定了数据流
在进出成分： CE＃ ， OE＃ ， WE＃ ，和
RP ＃ 。 CE ＃和OE ＃必须驱动为主动获取
在输出数据。 CE＃为设备选择
控制和主动的时候能选定
存储器设备。 OE＃为数据输出（DQ
0
-DQ
7
)
控制和活动时驱动器的选择
存储器数据到I / O总线。 WE＃必须在V
IH
和RP ＃必须在V
IH
或V
HH
。图17
示出了一个读周期。
12
初步
INTEL [ INTEL CORPORATION ]
