E
28F800
V
PP
A
18
A
17
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
CE＃
GND
OE ＃
DQ
0
DQ
8
DQ
1
DQ
9
DQ
2
DQ
10
DQ
3
DQ
11
28F400
V
PP
WP ＃
A
17
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
CE＃
GND
OE ＃
DQ
0
DQ
8
DQ
1
DQ
9
DQ
2
DQ
10
DQ
3
DQ
11
V
PP
WP ＃
NC
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
CE＃
GND
OE ＃
DQ
0
DQ
8
DQ
1
DQ
9
DQ
2
DQ
10
DQ
3
DQ
11
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
SMART 5 BOOT BLOCK Memory系列
28F400
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
RP ＃
WE＃
RP ＃
WE＃
28F800
RP ＃
WE＃
PA28F200
BOOT BLOCK
44引脚PSOP
0.525 ＆ QUOT ; X 1.110 ＆ QUOT ;
顶视图
A
8
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
BYTE ＃
GND
A
8
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
BYTE ＃
GND
A
8
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
BYTE ＃
GND
DQ
15
/A
-1
DQ
7
DQ
14
DQ
6
DQ
13
DQ
5
DQ
12
DQ
4
V
CC
DQ
15
/A
-1
DQ
7
DQ
14
DQ
6
DQ
13
DQ
5
DQ
12
DQ
4
V
CC
DQ
15
/A
-1
DQ
7
DQ
14
DQ
6
DQ
13
DQ
5
DQ
12
DQ
4
V
CC
0599-01
注意：
2脚为WP ＃对2和4兆位的设备，但一
18
在8兆位，因为没有其他引脚，可供高阶
地址。因此， 8兆位在44 PSOP不能没有RP ＃解锁引导块= V
HH
。请参见第3.3节的详细信息。为了让
升级到8兆，从2/4 - Mbit的这个包装设计2脚来控制WP ＃在2/4兆位级和A在8兆位密度。
18
图1. 44引脚PSOP接脚分布图
28F800
28F400
28F400
28F800
A
15
A
14
A
13
A
12
A
11
A
10
A
9
A
8
NC
NC
WE＃
RP ＃
A
15
A
14
A
13
A
12
A
11
A
10
A
9
A
8
NC
NC
WE＃
RP ＃
A
15
A
14
A
13
A
12
A
11
A
10
A
9
A
8
NC
NC
WE＃
RP ＃
V
PP
WP ＃
NC
V
PP
WP ＃
NC
NC
V
PP
WP ＃
NC
NC
NC
A
18
A
17
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
17
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
7
A
6
A
5
A
4
A
3
A
2
A
1
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
28F200
BOOT BLOCK
48引脚TSOP
12毫米×20mm的
顶视图
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
A
16
BYTE ＃
GND
DQ
15
/A
-1
DQ
7
DQ
14
DQ
6
DQ
13
DQ
5
A
16
BYTE ＃
GND
DQ
15/A
-1
DQ
7
DQ
14
DQ
6
DQ
13
DQ
5
A
16
BYTE ＃
GND
DQ
15
/A
-1
DQ
7
DQ
14
DQ
6
DQ
13
DQ
5
DQ
12
DQ
4
DQ
12
DQ
4
DQ
12
DQ
4
V
CC
DQ
11
DQ
3
DQ
10
DQ
2
DQ
9
DQ
1
DQ
8
DQ
0
OE ＃
GND
CE＃
V
CC
DQ
11
DQ
3
DQ
10
DQ
2
DQ
9
DQ
1
DQ
8
DQ
0
OE ＃
GND
CE＃
V
CC
DQ
11
DQ
3
DQ
10
DQ
2
DQ
9
DQ
1
DQ
8
DQ
0
OE ＃
GND
CE＃
A
0
A
0
A
0
0599-02
图2. 48引脚TSOP引脚排列图
9
超前信息
INTEL [ INTEL CORPORATION ]
