SMART 5 BOOT BLOCK Memory系列
E
当CE ＃和RP ＃引脚在V
CC
中，
组件进入的CMOS待机模式。驾驶
RP ＃到GND实现了深度掉电模式
其中显著降低功耗，
提供写保护，复位装置，和
清除状态寄存器。复位时间（t
PHQV
）是
从RP ＃转换为高电平，直到输出要求
有效的。同样地，该装置具有一个唤醒时间（t
PHEL
)
从RP ＃ - 高，直到写入到崔的
认可。参见4.2节。
深掉电模式，也可以用来作为
设备复位，使闪光灯沿复位
与系统的其余部分。例如，当
闪存启动阶段，它会自动默认
到读阵列模式，但在温暖的系统
复位，在电源不间断地继续向
系统组件，闪速存储器可以
留在非读出模式，例如擦除。
因此，该系统复位信号应
绑RP ＃重置内存正常读
模式后，激活复位信号。这也
提供保护，防止不必要的命令
由于在无效的系统总线写入条件
系统复位或上电/掉电序列。
这些设备是在上电时进行配置的
或者使用字节宽或字宽输入/输出的
BYTE ＃引脚。请参照表2进行了详细的
字节＃操作的描述中，特别是
在DQ的使用
15
/A
–1
引脚。
这些智能5内存产品均提供
在44引脚PSOP （塑料小外形封装） ，
这是ROM / EPROM兼容，并且48引线
TSOP （薄型小尺寸封装，1.2毫米厚）
如图1和2所示。
SmartVoltage技术，实现了快速厂
编程和低功耗设计。特别是
专为5 V系统，智能组件5
支持读取操作，在5 V V
CC
和国内
配置编程/擦除在5 V或12 V 12 V
V
PP
选择渲染速度最快的编程和擦除
性能这将增加你的工厂
吞吐量。与5 V V
PP
选项，V
CC
和V
PP
可以绑在一起的简单5 V的设计。在
此外，该专用V
PP
引脚给出完整的内容
保护时， V
PP
≤
V
PPLK
.
存储器阵列被不对称地分为
在非对称的体系结构，以块
适应从微处理器启动
顶（记为
-T
后缀）或底部（-B后缀）
存储器映射的。该模块包括一个
硬件上锁的引导块（ 16,384字节） ， 2
参数块（每个8192字节）和主要
的98,304字节的块（1块及附加
的131,072字节块（多个） ） 。参见图4-7
存储器映射。每个块可独立
擦除和编程100000次
商业级温度或10,000次
扩展温度。与擦除操作，
该擦除块内的所有位置
同时，每一个在快闪字节或字
其他的存储器可独立编程
存储器位置。
在硬件上锁的引导块提供
所需内核代码的完整代码安全
对系统进行初始化。锁定和解锁的
引导块是通过WP ＃和/或RP ＃控制
（见第3.3节的详细信息） 。
系统处理器接口的闪存设备
通过一个命令用户界面（CUI ），利用
有效的命令序列来启动设备
自动化。内部写状态机（ WSM ）
自动执行的算法和时序
必要的编程和擦除操作。该
状态寄存器（ SR ）表示的状态
WSM以及是否成功完成
所需的编程或擦除操作。
自动省电（ APS ）功能
实质上降低有功电流时的
设备处于静态模式（地址不切换） 。
在APS模式，典型的我
CCR
电流为1毫安。
2.0
产品说明
本节介绍了引脚和块
该系列器件的架构。
2.1
引脚说明
该引脚说明表详细列出每一个的用法
的器件引脚。
6
超前信息
INTEL [ INTEL CORPORATION ]
