英特尔
®
无线闪存（ W18 ）
8.8
时钟边沿（CR [6]）
配置有效时钟边沿，可以实现灵活的存储器接口的广泛一阵
的CPU。时钟配置设置设备启动突发周期，输出数据，并断言等待
在时钟的上升沿或下降沿。
8.9
突发裹（CR [3]）
突发包位决定4,8 ，或16字突发是否访问突发包内
长的边界或者他们是否交叉字长边界进行线性访问。否 -
换行模式（ CR [ 3] = 1 ）使迫不及待地抱过系统处理器，因为它在不断的
脉冲串模式，直到有效的数据是可用的。在没有缠绕模式（CR [3] = 0 ）时，器件的操作类似于
以连续线性突发模式，但在4,8 ，或16字突发消耗更少的功率。
例如，如果CR [3] = 0 （换行模式）和CR [ 2 ： 0 ] = 1小时（ 4字突发） ，可能的线性爆
顺序是0-1-2-3 ， 1-2-3-0 ， 2-3-0-1 ， 3-0-1-2 。
若CR [3 ] = 1（无缠绕模式）和CR [2：0 ] = 1小时（ 4字突发长度），则可以线性脉冲串
顺序是0-1-2-3 ， 1-2-3-4 ， 2-3-4-5和3-4-5-6 。 CR [ 3] = 1不仅使有限的非
排列顺序突发，但也通过最小化内部读数量减少了功率
操作。
设置CR [2 ：0]位为连续线性猝发模式（ 7小时）也能够实现上述的4字突发
序列。然而，显著更多的权力，可以食用。该1-2-3-4序列，为
例如，内部管道查找的过程中消耗的过程中的初始接入功率，再次
处理器读字2 ，并且可能再次，这取决于系统的定时附近的所述端
序列作为该装置的管道在接下来的4个字的序列。 CR [3] = 1，而在4字突发模式
（无换行模式）减少这些多余的功率消耗。
8.10
突发长度（CR [2 ：0]）
的突发长度位（ BL [ 2 ：0]）中选择单词的数目中同步读出的设备的输出
所述快闪存储器阵列的访问。突发长度为4个字， 8字， 16字，并连续
字。
连续突发访问是线性而已，不要任何字长边界内换行（见
当一个脉冲串周期开始时，该装置的输出
同步短脉冲串数据，直到达到“可破裂的”地址空间的末端。
54
数据表
INTEL [ INTEL CORPORATION ]
