82433LX 82433NX
2 2主内存（ DRAM ）接口信号
信号
MD 31 0
TYPE
吨s
描述
存储器数据总线
MD 31 0是用于存储数据的双向数据线
总线的高阶LBX （在复位时使用行结束的信号来确定）被连接到
存储器数据总线的MD 63 48和MD 31 16行和低阶LBX是
连接到存储器数据总线的MD 47 32和MD 15 0线的MD 31 0
信号驱动运往无论是主机数据总线或PCI总线的MD 31 0数据
源自任一主机的数据总线或PCI总线，这些信号的输入数据
引脚包含内部弱上拉电阻
内存奇偶校验
MP 3 0是双向的字节允许的奇偶校验信号
存储器数据总线的低位奇偶校验位MP 0对应MD 7 0而高
为了校验位MP 3对应MD 31 24的MP 3 0信号校验输出
过程中从存储器读周期的写入周期对存储器和奇偶校验的输入连
奇偶支持和MP 3 0信号按照同样的时序为MD 31 0这些
引脚包含内部弱上拉电阻
MP 3 0
吨s
2 3个PCI接口信号
信号
公元15 0
TYPE
吨s
描述
地址和数据
公元15 0是PCI总线的双向数据线
公元15 0的信号样本或驱动PCI总线的高位上的地址和数据
LBX （在复位时确定的使用行结束的信号）被连接到PCI总线
AD 31 16行和低阶LBX被连接到PCI AD 15 0线
目标就绪
TRDY表示选择（针对性）设备的能力来完成
公交车运行在正常工作TRDY的当前数据相挂钩
置为低电平时TRDY选项在PCMC （启用了零等待状态PCI
猝发写操作） TRDY应该被连接到PCI总线
TRDY
in
2 4 PCMC接口信号
信号
HIG 4 0
TYPE
in
描述
主机接口组
这些信号从PCMC驱动和控制
的LBX的82433LX主机接口解码这些行的二进制图案
（对于83433NX 30）执行29独特的功能，这些信号是同步的
HCLK的上升沿
内存接口组
这些信号从PCMC和控制驱动
的LBX的LBX存储器接口解码这些行的二进制图案
执行7独特的功能，这些信号是同步的HCLK的上升沿
PCI接口组
这些信号从PCMC驱动和控制的PCI
的LBX的LBX接口解码这些线路的二元模式执行15
独特的功能，这些信号是同步的HCLK的上升沿
存储器数据锁存使能
在CPU从DRAM中读取LBX使用
主频注册以从MD 31 0和MP传送数据3 0行到D 31 0和
HP 3 0线MDLE是时钟使能该寄存器的数据移入该寄存器
当MDLE是断言寄存器保留其当前值时MDLE被否定
在CPU从主内存中读取LBX三态为D 31 0和HP 3 0线
上MDLE的上升沿时HIG 4 0
e
nOPC
DRVPCI
in
DRIVE PCI总线
此信号使LBX驱动或者地址或数据
资料上的PCI公元15 0线
MIG 2 0
in
PIG 3 0
in
MDLE
in
10
INTEL [ INTEL CORPORATION ]
