82433LX 82433NX
2 4 PCMC接口信号
（续）
信号
EOL
TYPE
吨s
描述
行结束
这个信号置位，当PCI主读或写事务有关
超限高速缓存行边界低阶LBX都会有这个引脚连接到
PCMC （内部上拉的PCMC ）的高阶LBX此引脚连接到一个上拉
下拉电阻用一只LBX EOL线被拉低，其他LBX EOL拉
了LBX样本此引脚上的RESET信号与否定的价值
确定它的高位或低位， LBX
LBX奇偶
此信号反映了从驱动或锁存到16的AD线的奇偶
根据该命令的LBX驱动的猪3 0 PCMC使用PPOUT从
既LBXs （称为PPOUT 1 0 ）计算出的PCI奇偶校验信号（PAR ），用于CPU到PCI
在PCI周期的LBX使用PPOUT检查的地址相交易
中的地址相PAR信号PCI主事务内存
PCI周期发送数据时以PCI的PCMC使用PPOUT正确计算
值PAR当接收到来自PCI数据PCMC使用PPOUT来检查值
在PAR收到
如果L2高速缓存未实现平价的LBX将计算奇偶校验使能PCMC
L2在开车PAR正确的值读取由一个PCI主的LBX开始
采样PPOUT信号在复位的否定，并比较该状态的状态
EOL来确定二级缓存是否实现奇偶校验的PCMC内部拉
下PPOUT 0和内部上拉PPOUT 1的L2支持奇偶校验，如果PPOUT 0
连接到所述高次LBX和PPOUT 1被连接到低阶LBX的
L2被定义为不支持奇偶校验，如果这些连接被颠倒并为这种情况下的
LBX将计算奇偶校验对于正常操作，或者是连接允许适当的奇偶校验
被驱动到PCMC
PPOUT
吨s
2 5复位和时钟信号
信号
HCLK
TYPE
in
描述
主机时钟
HCLK输入到LBX到来自主机的同步命令和数据
和存储器接口，该输入是从PCMC HCLKx的缓冲副本衍生
产量
PCI时钟
该LBX PCI接口上的所有时序参考的PCLK输入所有
PCI接口上的输出信号被从PCLK的上升沿和所有的输入信号驱动
PCI接口上被采样上的PCLK的上升沿该输入是从衍生
在PCMC PCLK输出缓冲副本
RESET
这个信号的断言复位LBX复位后否定的LBX
通过采样EOL配置自身和PPOUT引脚RESET由PCMC驱动
CPURST引脚RESET信号是同步的HCLK ，必须直接驱动
该PCMC
环1
锁相环滤波器引脚所需的LBX过滤器组件
连接到这些引脚
环2
锁相环滤波器引脚所需的LBX过滤器组件
连接到这些引脚
TEST
该测试引脚必须为低电平时正常的系统操作
三态控制
此信号使输出缓冲器上的LBX该引脚必须
保持高电平正常工作。如果TSCON被否定所有的LBX输出将三态
PCLK
in
RESET
in
LP1
LP2
TEST
TSCON
OUT
in
in
in
11
INTEL [ INTEL CORPORATION ]
