E
符号
A
0
–A
18
A
9
TYPE
输入
输入
DQ
0
-DQ
7
DQ
8
-DQ
15
SMART 5 BOOT BLOCK Memory系列
表2.引脚说明
名称和功能
地址输入
为存储器地址。地址被内部锁存
在写周期。
28F200 ： A [ 0-16 ] ， 28F400 ： A [ 0-17 ] ， 28F800 ： A [ 0-18 ] ， 28F004 ： A [ 0-18 ]
地址输入：
当一个
9
是V
HH
的签名方式被访问。中
这种模式下，
0
制造商和设备ID之间进行解码。当BYTE ＃
处于逻辑低时，读取的签名的唯一的低位字节。 DQ
15
/A
–1
是
不关心在签名模式时字节＃是低电平。
输入/
数据输入/输出：
在第二CE＃输入数组数据和WE ＃周期
程序指令时输出。输入命令来命令用户界面
当CE＃和WE ＃信号有效。数据在写入周期内部锁存。
输出数组，智能识别和状态寄存器的数据。数据引脚浮动
当芯片被去选择三态或输出被禁止。
输入/
数据输入/输出：
在第二CE＃输入数组数据和WE ＃周期
程序指令时输出。数据在写入周期内部锁存。
输出数组数据。数据引脚浮动到三态时，该芯片被去选择或
输出被禁止作为字节宽的模式（ BYTE ＃ = “ 0 ” ） 。在字节宽
DQ模式
15
/A
–1
成为最低阶地址上的DQ数据输出
0
-DQ
7
.
不适用28F004B5 。
输入
CHIP ENABLE ：
激活该设备的控制逻辑电路，输入缓冲器，解码器和
感测放大器。 CE＃为低电平有效。 CE＃高去选择存储设备和
降低功耗的待机水平。如果CE ＃和＃ RP高，但不
在一个CMOS高电平时，备用电流会因增加电流流动
通过CE ＃和RP ＃输入级。
OUTPUT ENABLE ：
通过在数据缓冲器使该设备的输出端
一个读周期。 OE ＃为低电平有效。
写使能：
控制写入命令寄存器和阵列块。 WE＃
为有效低电平。地址和数据锁存，在WE＃上升沿
脉搏。
RESET /深度掉电：
采用三电平（V
IL
, V
IH
和V
HH
）以
控制两种不同的功能：复位/深度掉电模式和引导块
开锁。它是用在BX / BL / BV产品向后兼容。
当RP ＃为逻辑低电平时，器件处于复位/深度掉电模式下，
这使输出为高阻，复位写状态机，并绘制
最小电流。
当RP ＃处于逻辑高电平时，设备处于标准操作。
当RP ＃
转变从逻辑低到逻辑高，设备默认为读阵列模式。
当RP ＃是V
HH
，引导块被解锁
并且可以编程，或
删除。这将覆盖从WP ＃输入任何控制。
CE＃
OE ＃
WE＃
输入
输入
RP ＃
输入
超前信息
7
INTEL [ INTEL CORPORATION ]
