28F004 / 400B3 ， 28F008 / 800B3 ， 28F016 / 160B3 ， 28F320B3 ， 28F640B3
3.6.1
RP ＃连接到系统复位
的RP ＃在系统复位的使用是自动化程序很重要/擦除，因为设备
系统预计从闪存读取出来时复位。如果发生CPU复位
没有闪存复位，适当的CPU初始化将不会发生，因为闪存
可以提供状态信息，而不是阵列中的数据。英特尔建议连接RP ＃到
系统CPU RESET ＃信号，允许适当的CPU /闪存初始化以下系统复位。
系统设计人员必须警惕误写操作时， V
CC
电压高于V
LKO
。自
无论WE＃和CE ＃必须是低的命令写，要么开车信号， V
IH
会抑制
写入设备。崔架构提供自变更额外的保护
存储器中的内容只能成功地完成了两个步骤的指令序列后发生。
该设备也将被禁用，直到RP ＃被带到V
IH
，不管其控制输入的状态。
通过保持装置复位（ RP ＃连接到系统电源良好），在上电/下，
在上电期间无效总线条件可被掩蔽，提供存储器又一级别
保护。
3.6.2
V
CC
, V
PP
和RP ＃跃迁
在CUI锁存器，通过系统软件发出的，并且不被V改变命令
PP
或CE ＃
转换或WSM行动。上电时默认状态，在复位模式或退出后后
V
CC
过渡高于V
LKO
（锁定电压） ，被读出阵列模式。
之后的任何程序或块擦除操作完成时（甚至在V
PP
过渡下来
V
PPLK
） ，崔必须复位通过读阵列命令来读取阵列模式，如果访问
快闪存储器阵列是理想的。
3.7
电源去耦
闪存存储器的电源开关特性需要仔细设备解耦。系统
设计者应考虑三个供电电流的问题：
1.待机电流水平（我
CCS
)
2.阅读目前的水平（我
CCR
)
3.瞬时峰值由下降和上升的CE＃边生产。
瞬态电流大小取决于设备的输出“容性和感性负载。
两线控制和适当的去耦电容的选择可以抑制这些瞬态电压
峰。每个闪存设备应该有一个0.1 μF的陶瓷电容器，连接各V之间
CC
和
GND之间，并且它的V
PP
和GND 。这些高频率，固有的低电感电容器
应放在尽可能接近到封装引线。
3UHOLPLQDU\
17
INTEL [ INTEL CORPORATION ]
