IS61LV2568
写周期开关特性
(1,2)
（以上经营范围）
- 8纳秒
符号
参数
写周期时间
CE
撰写完
地址建立时间
写入结束
从地址保持
写入结束
地址建立时间
WE
脉冲宽度（ OE =高）
WE
脉冲宽度（ OE = LOW ）
数据建立到写结束
从写端数据保持
分钟。
8
6.5
6.5
0
0
5
6.5
4
0
—
0
最大
—
—
—
—
—
—
—
—
—
3
—
-10 NS
分钟。
10
8
8
0
0
7
8
5
0
—
0
马克斯。
—
—
—
—
—
—
—
—
—
4
—
-12 NS
分钟。
12
9
9
0
0
8
10
6
0
—
0
马克斯。
—
—
—
—
—
—
—
—
—
5
—
-15 NS
分钟。
15
10
10
0
0
10
11
7
0
—
0
马克斯。
—
—
—
—
—
—
—
—
—
6
—
ISSI
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
®
t
WC
t
SCE
t
AW
t
HA
t
SA
t
PWE
1
t
PWE
2
t
SD
t
HD
t
HZWE
(3)
WE
从低到高-Z输出
t
LZWE
(3)
WE
前高后低-Z输出
注意事项：
1.测试条件假设为3纳秒或更少的信号转换时间，定时1.5V的参考电平， 0输入脉冲电平为3.0V和
在图1中指定的输出负载。
2.内部写入时间由的重叠限定
CE
低，
WE
低。所有信号必须在有效状态开始写，
但任何一个可以变为无效，终止写入。数据输入建立时间和保持时间都参考的上升或下降
该终止写信号的边沿。
3.在图测试与负载2的过渡，从稳态电压测量± 500毫伏。未经100％测试。
AC波形
写周期NO 。 1
(1,2)
（ CE控制，
OE
=高或低）
t
WC
地址
有效的地址
t
SA
CE
t
SCE
t
HA
WE
t
AW
t
PWE1
t
PWE2
t
HZWE
t
LZWE
高-Z
D
OUT
数据中，未定义
t
SD
D
IN
t
HD
数据
IN
有效
CE_WR1.eps
注意：
1.内部写入时间是由重叠定义
CE
= LOW和
WE
=低。所有信号必须在有效状态开始写，但任何
可以拉高终止写入。数据输入建立和保持时序参考信号的上升沿或下降沿的
结束写入。
6
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
12/19/00
ISSI [ INTEGRATED SILICON SOLUTION, INC ]
