ML145502 , ML145503 , ML145505
LANSDALE半导体公司
模式控制逻辑
( VSS至VDD = 4.75 V至12.6 V, TA = - 40至+ 85°C )
特征
VLS电压TTL模式(参考VLS TTL逻辑电平)
VLS电压CMOS模式( VSS到VDD CMOS逻辑电平)
慕/ A选择电压
μ律模式
登录震级模式
A律模式
RSI电压参考选择输入( ML145502 )
3.78 V模式
2.5 V模式
3.15 V模式
民
VSS
VDD - 0.5
VDD - 0.5
VAG - 0.5
VSS
VDD - 0.5
VAG - 0.5
VSS
VSS
VAG + 0.5
—
典型值
—
—
—
—
—
—
—
—
—
—
128
最大
VDD = 4.0
VDD
VDD
VAG + 0.5
VSS + 0.5
VDD
VAG + 0.5
VSS + 0.5
VSS + 0.5
VDD - 1.0
—
千赫
V
单位
V
V
V
参考电压VREF为内部或外部基准( ML145502只)
内部基准模式
外部基准模式
模拟测试模式频率, MS = CCI ( ML145502只)
见引脚说明;测试模式
V
开关特性
( VSS至VDD = 9.5 V至12.6 V, TA = - 40至+ 85°C , CL = 150 pF的, CMOS或TTL模式)
特征
输出上升时间
输出下降时间
输入上升时间
输入下降时间
脉冲宽度
TDD
TDE ,贸发局, RCE , RDC , DC ,微星, CCI
TDE低,贸发局, RCE , RDC , DC ,微星, CCI
香港贸易发展局, RDC , DC
符号
tTLH
TTHL
tTLH
TTHL
tw
整箱
fCL1
fCL2
fCL3
fCL4
fCL5
tP1
tP2
tP3
tP4
tsu1
tsu2
tsu8
tsu3
tsu4
tsu5
tsu6
tsu7
th
民
—
—
—
—
100
64
—
—
—
—
—
—
—
—
—
—
—
—
—
20
100
20
20
100
60
20
100
100
—
—
—
—
典型值
30
30
—
—
—
—
128
1536
1544
2048
2560
90
90
—
—
90
90
90
90
—
—
—
—
—
—
—
—
—
—
±
0.01
12
±
0.1
最大
80
80
4
4
—
4096
—
—
—
—
—
180
150
55
40
180
150
180
150
—
—
—
—
—
—
—
—
—
10
±
10
15
±
10.0
ns
ns
ns
ns
ns
ns
ns
ns
ns
pF
µA
pF
µA
单位
ns
µs
ns
千赫
千赫
DCLK脉冲频率( ML145502 / 05只)
CCI时钟脉冲频率( MSI = 8千赫)
CCI内部连接到上止点的ML145503 ,因此,
发送数据时钟必须是这些频率中的一个。该引脚将接受
其中的一个分立的时钟频率,并将补偿,以产生
内部排序。
传播延迟时间
TDE瑞星TDD低阻抗
TDE下降到TDD高阻抗
贸发局上升沿到TDD的数据,在TDE高
TDE上升沿到TDD的数据,在贸发局高
贸发局下降沿到TDE上升沿建立时间
TDE上升沿TDC下降沿建立时间
TDE下降沿到TDC上升沿到保护下TDD数据
RDC下降沿到RCE上升沿建立时间
RCE上升沿RDC下降沿建立时间
RDD有效期至RDC下降沿建立时间
CCI下降沿到MSI上升沿建立时间
微星上升沿CCI下降沿建立时间
RDD保持时间从RDC下降沿
TDE ,贸发局, RCE , RDC , RDD , DC ,微星, CCI输入电容
TDE ,贸发局, RCE , RDC , RDD , DC ,微星, CCI输入电流
TDD电容在高阻抗( TDE低)
TDD输入电流在高阻抗( TDE低)
TTL
CMOS
TTL
CMOS
TTL
CMOS
TTL
CMOS
ns
第26 7
www.lansdale.com
发出