Table 10. Output Switch Matrix Combinations for ispMACH 4A Devices with 2:1 Macrocell-I/O Cell Ratio
Macrocell
M10, M11
M12, M13
M14, M15
I/O Cell
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
Routable to I/O Cells
I/O2, I/O3, I/O4, I/O5
I/O3, I/O4, I/O5, I/O6
I/O4, I/O5, I/O6, I/O7
Available Macrocells
M0, M1, M2, M3, M4, M5, M6, M7
M2, M3, M4, M5, M6, M7, M8, M9
M4, M5, M6, M7, M8, M9, M10, M11
M6, M7, M8, M9, M10, M11, M12, M13
M8, M9, M10, M11, M12, M13, M14, M15
M0, M1, M10, M11, M12, M13, M14, M15
M0, M1, M2, M3, M12, M13, M14, M15
M0, M1, M2, M3, M4, M5, M14, M15
Table 11. Output Switch Matrix Combinations for M4A3-256/160 and M4A3-256/192
Macrocell
M0
M1
M2
M3
M4
M5
M6
M7
M8
M9
M10
M11
M12
M13
M14
M15
I/O Cell
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
M0
M0
M0
M0
M0
M0
M0
M1
M1
M1
M1
M1
M1
M1
M2
M2
M2
M2
M2
M2
M2
M3
M3
M3
M3
M3
M3
M3
I/O0
I/O0
I/O0
I/O0
I/O0
I/O0
I/O0
I/O0
I/O8
I/O8
I/O8
I/O8
I/O8
I/O8
I/O8
I/O8
I/O1
I/O1
I/O1
I/O1
I/O1
I/O1
I/O1
I/O1
I/O9
I/O9
I/O9
I/O9
I/O9
I/O9
I/O9
I/O9
I/O2
I/O2
I/O2
I/O2
I/O2
I/O2
I/O2
I/O2
I/O10
I/O10
I/O10
I/O10
I/O10
I/O10
I/O10
I/O10
I/O3
I/O3
I/O3
I/O3
I/O3
I/O3
I/O3
I/O3
I/O11
I/O11
I/O11
I/O11
I/O11
I/O11
I/O11
I/O11
Routable to I/O Cells
I/O4
I/O4
I/O4
I/O4
I/O4
I/O4
I/O4
I/O4
I/O12
I/O12
I/O12
I/O12
I/O12
I/O12
I/O12
I/O12
I/O5
I/O5
I/O5
I/O5
I/O5
I/O5
I/O5
I/O5
I/O13
I/O13
I/O13
I/O13
I/O13
I/O13
I/O13
I/O13
I/O6
I/O6
I/O6
I/O6
I/O6
I/O6
I/O6
I/O6
I/O14
I/O14
I/O14
I/O14
I/O14
I/O14
I/O14
I/O14
I/O7
I/O7
I/O7
I/O7
I/O7
I/O7
I/O7
I/O7
I/O15
I/O15
I/O15
I/O15
I/O15
I/O15
I/O15
I/O15
Available Macrocells
M4
M4
M4
M4
M4
M4
M4
M5
M5
M5
M5
M5
M5
M5
M6
M6
M6
M6
M6
M6
M6
M7
M7
M7
M7
M7
M7
M7
ispMACH 4A Family
15