欢迎访问ic37.com |
会员登录 免费注册
发布采购

GAL18V10-15LP 参数 Datasheet PDF下载

GAL18V10-15LP图片预览
型号: GAL18V10-15LP
PDF下载: 下载PDF文件 查看货源
内容描述: 高性能E2CMOS PLD通用阵列逻辑 [High Performance E2CMOS PLD Generic Array Logic]
分类和应用: 可编程逻辑器件光电二极管输入元件时钟
文件页数/大小: 16 页 / 267 K
品牌: LATTICE [ LATTICE SEMICONDUCTOR ]
 浏览型号GAL18V10-15LP的Datasheet PDF文件第7页浏览型号GAL18V10-15LP的Datasheet PDF文件第8页浏览型号GAL18V10-15LP的Datasheet PDF文件第9页浏览型号GAL18V10-15LP的Datasheet PDF文件第10页浏览型号GAL18V10-15LP的Datasheet PDF文件第12页浏览型号GAL18V10-15LP的Datasheet PDF文件第13页浏览型号GAL18V10-15LP的Datasheet PDF文件第14页浏览型号GAL18V10-15LP的Datasheet PDF文件第15页  
特定网络阳离子
GAL18V10
f
最大说明
CLK
CLK
逻辑
ARRAY
注册
逻辑
ARRAY
注册
t
su
t
co
t
cf
t
pd
f
最高与外部反馈1 / (
t
苏+
t
共)
注: FMAX
与外部反馈校准 -
从测量culated
TSU
TCO 。
CLK
f
最高与内部反馈1 / (
t
苏+
t
CF )
注: TCF
是一个计算值,由子衍生
tracting
TSU
从fmax的时期W /内部
反馈( TCF = 1 / f最大 -
TSU ) 。
的值
TCF
is
主要用于计算的延迟时
时钟寄存器到输出组合
(通过注册的反馈) ,如上所示。
例如,从时钟到combi-定时
natorial输出等于
TCF
+
TPD 。
逻辑
ARRAY
注册
t
苏+
t
h
f
最大没有反馈
注: FMAX
没有反馈可以是少
大于1 / (亿千瓦时+
TWL ) 。
这是允许的
的其他50 %的时钟占空比。
开关测试条件
输入脉冲电平
输入上升和
下降时间
-7/-10
-15/-20
GND到3.0V
2ns的10 % - 90 %
3ns的10 % - 90 %
1.5V
1.5V
看到网络连接gure
与输出(O / Q)
被测
测试点
R
1
+5V
输入定时基准水平
输出时序参考电平
输出负载
三态水平的稳态活性测定0.5V
的水平。
输出负载条件下(见图)
测试条件
A
B
C
高电平有效
低电平有效
高电平有效
低电平有效
R
1
300Ω
300Ω
300Ω
R
2
390Ω
390Ω
390Ω
390Ω
390Ω
C
L
50pF
50pF
50pF
5pF
5pF
R
2
C
L
*
*C
L
包括测试夹具和探头电容
11