莱迪思半导体公司
图1.功能框图
CLK0/I
CLK1/I
CLK2/I
CLK3/I
V
CCO0
GND
的ispMACH 4000V / B / C / Z系列数据手册
I / O
块
ORP
I / O组0
16
全球路由池
通用
逻辑
块
16
36
16
36
通用
16
逻辑
块
I / O
块
ORP
I / O库1
I / O
块
ORP
16
通用
逻辑
块
16
36
16
36
通用
16
逻辑
块
I / O
块
ORP
所述的I / O中的ispMACH 4000顷分成两个组。每个银行都有一个单独的I / O电源。输入可以
支持多种独立的芯片或银行电源的标准。输出支持标准的COM
兼容与提供给该银行的电源。支持各种标准可以帮助设计者实现
设计在混合电压环境。此外， 5V容限输入是一个I / O组即所配置内特定网络版
连接至V
CCO
的3.0V至3.6V的LVCMOS 3.3 ， LVTTL和PCI接口。
的ispMACH 4000架构
共有中的ispMACH 4032 2 GLBs是，增加至32 GLBs中的ispMACH 4512每个GLB有
36输入。所有GLB的输入来自GRP ，并从GLB所有输出都带回了GRP是
连接到任何其他GLB的设备上的输入。即使反馈信号返回到相同的GLB ，它们仍
必须通过GRP 。这个机制可以确保GLBs相互通信以一致和
可预测的延迟。从GLB的输出也被送到了ORP 。氧化还原电位，然后将它们发送到associ-
ated I / O单元的I / O模块。
通用逻辑块
在的ispMACH 4000 GLB由可编程与阵列，逻辑分配器， 16个宏单元和GLB时钟
发电机。宏单元是由通过逻辑分配器和I的乘积项解耦/ O引脚decou-
从通过ORP的宏蜂窝PLED 。图2示出了GLB 。
3
V
CCO1
GND
GOE0
GOE1
V
CC
GND
TCK
TMS
TDI
TDO
LATTICE [ LATTICE SEMICONDUCTOR ]
