128MB ，64MB ，32MB
Q- FLASH MEMORY
内存架构
该MT28F128J3 ， MT28F640J3和MT28F320J3
存储器阵列架构被划分成一个匈牙
德雷德28 ， 64 ，或32 128KB
块，分别为（参见图1） 。内部架构设计师用手工
tecture允许更大的灵活性，在更新数据时，
因为个别代码部分可以被更新IN-
依赖性代码的其余部分。
CE2
V
IL
V
IL
V
IL
V
IL
V
IH
V
IH
V
IH
64K字块
127
表2
芯片使能真值表
CE1
V
IL
V
IL
V
IH
V
IH
V
IL
V
IL
V
IH
V
IH
CE0
V
IL
V
IH
V
IL
V
IH
V
IL
V
IH
V
IL
V
IH
设备
启用
残
残
残
启用
启用
启用
残
图1
存储器映射
为FFFFFFh
FE0000h
128KB座
127
7FFFFFh
7F0000h
V
IH
7FFFFFh
7E0000h
128KB座
63
3FFFFFh
3F0000h
64K字块
63
128Mb
注意：
对于单芯片的应用， CE2和CE1可以
连接到GND 。
128KB座
31
64K字块
31
32Mb
03FFFFh
020000h
01FFFFh
000000h
128KB座
128KB座
1
0
01FFFFh
010000h
00FFFFh
000000h
64K字块
64K字块
1
0
64Mb
3FFFFFh
3E0000h
1FFFFFh
1F0000h
高速页缓冲器。 A0 -A2在页面中选择数据
缓冲区。异步页模式，用一个页大小
四个字或八个字节，支持无额外
需要tional命令。
输出禁用
该装置输出处于逻辑禁止使用OE ＃
高电平（V
IH
） 。输出引脚DQ0 - DQ15被放置在
HIGH -Z 。
A0 - A23 ：128MB
A0 - A22 ：64MB
A0 - A21 ： 32Mb的
字节宽的（x8）模式
A1 - A23 ：128MB
A1 - A22 ：64MB
A1 - A21 ： 32Mb的
字宽（ X16 ）模式
总线操作
所有的总线周期，并从闪存绝
符合该标准的微处理器总线周期。
本地CPU读取和写入闪存IN-
系统。
待机
CE0 ， CE1 ， CE2和可禁用该设备（见
表2） ，并把它在待机状态下，其substan-
tially降低设备功耗。 DQ0 - DQ15
输出均处于高阻的，独立的OE ＃ 。如果
在块擦除，编程或锁定位取消CON-
成形的ISM继续运作和consum-
荷兰国际集团有功功率，直到操作完成。
读
信息可以从任何块，查询， iDEN的读取
tifier代码或状态寄存器，无论V的
笔
电压。该装置自动复位到读阵列
在初始器件上电或退出后模式
复位/掉电模式。要访问其他阅读模式
命令（读阵列，读取查询，阅读iDEN的
TIFIER代码或读状态寄存器） ，这些
命令应该颁发给崔。六个控制
销口授和出该装置的数据流： CE0 ，
CE1 ， CE2 ， OE ＃ ， WE＃和RP ＃ 。在系统设计中使用
多个Q-闪存设备， CE0 ， CE1 ， CE2和（ CEX ）
选择存储设备（见表2）。为了推动数据
从器件和到I / O总线， OE ＃必须
主动和WE ＃必须处于非活动状态（V
IH
).
当在读出的阵列模式中读出信息，所述
设备默认为异步页模式，从而亲
人们提供高数据传输速率为存储器子系统。
在该状态下，数据在内部读出并存储在一个
128MB ，64MB ，32MB Q- Flash存储器
MT28F640J3_7.p65 - 启示录6 ，酒吧。 8/02
复位/掉电
RP ＃使器件进入复位/掉电
当模式设定为V
IL
.
在读期间， RP ＃ LOW取消选择内存，地点
输出驱动器的高阻抗，并关闭内部电路
cuitry 。 RP ＃必须保持低电平最少
t
PLPH 。
t
返回从复位模式，直到后RWH需要
最初的存储器访问输出有效。这种唤醒后
上升区间，恢复正常工作。该公
命令执行逻辑（ CEL）被复位到读阵列
模式和状态寄存器被设置为80h的。
在块擦除，编程或锁定位的配置
化， RP ＃ LOW中止操作。在默认模式下，
STS变为低电平，并最多保持低电平
时间
t
PLPH +
t
PHRH ，直到复位操作是
完整的。任何存储内容发生变化不再
8
美光科技公司保留更改产品或规格，恕不另行通知。
© 2002年，美光科技公司
MICRON [ MICRON TECHNOLOGY ]
