初步
128MB ： X4，X8 ， X16
DDR SDRAM
功能说明
128MB的DDR SDRAM是高速CMOS ，
包含动态随机存取存储器
134217728位。 128MB的DDR SDRAM的内部
配置为四银行DRAM 。
128MB的DDR SDRAM采用的是双倍数据速率
体系结构来实现高速操作。该
双倍数据速率的体系结构本质上是一个的2n预取
体系结构，以用于传输2的界面
每个时钟周期的数据字的I / O引脚。单读
或写访问的128Mb的DDR SDRAM组成
一个单一的2n位的宽，一个时钟周期的数据传输
相应的内部DRAM核心和两个
n位
宽，
在I / O引脚的一半时钟周期的数据传输。
读取和写入访问到DDR SDRAM是
爆导向;存取开始在一个选定的位置和
持续的地点在一个设定的号码
编程序列。访问开始的寄存器
tration积极的命令，它是那么的跟着
通过读或写命令钮。地址
位重合注册与激活命令
用于选择银行和行访问（ BA0 ，
BA1选择银行; A0 -A11选择行） 。这种吸附
连衣裙位注册暗合了读或写
命令是用来选择起始列某些地区
重刑的突发访问。
之前的正常运行中， DDR SDRAM，必须
进行初始化。以下部分提供了详细的
包括设备初始化信息，注册defi-
定义，命令描述和设备操作。
命令，预充电ALL命令应该是AP-
合股。接下来的一个加载模式寄存器命令
应为扩展模式寄存器发行（ BA1
LOW和BA0高）以启用该DLL ，接着
另一种加载模式寄存器命令的
模式寄存器（ BA0 / BA1既LOW）复位DLL
和编程操作参数。两匈牙
德雷德时钟周期所需的复位DLL之间
与任何读取命令。预充电所有的COM
命令然后应施加，将装置放置在
所有银行都处于空闲状态。
一旦处于闲置状态，两个自动刷新周期
必须执行（
t
RFC必须得到满足。 ）加成
盟友，对于一个加载模式寄存器命令
模式寄存器复位DLL位无效（即到
无需重新设置程序的运行参数
DLL）中是必需的。下面的这些要求，
DDR SDRAM是可以正常运行。
注册德网络nition
模式寄存器
模式寄存器是用来定义特定模式
的DDR SDRAM的操作。这个定义
包括一个脉冲串长度，突发类型，一个的选择
CAS等待时间和一种操作模式，如图
图1模式寄存器通过编程
模式寄存器设置命令（ BA0 = 0，
BA1 = 0），并且将保留所存储的信息，直到它
被重新编程或设备断电（除
对位A8 ，这是自清零） 。
重新编程模式寄存器不会改变
该存储器的内容，只要它执行
正确。该模式寄存器必须加载（重新加载）
当所有银行都闲置，无突发正在进行中，
并且控制器必须等待指定的时间之前
发起的后续操作。违反任一
这些要求将导致不确定的操作。
模式寄存器位A0 -A2指定的突发长度， A3
指定脉冲串的类型（顺序或交织） ，
A4 - A6指定CAS延迟和A7 -A11指定
操作模式。
突发长度
读取和写入访问到DDR SDRAM是
爆为本，突发长度为编程
可燃的，如示于图1的脉冲串长度阻止 -
列位置地雷的最大数目
可以访问一个给定的READ或WRITE命令。
可用于第2，第4 ，或8个位置脉冲串长度
两顺序和交错脉冲串类型。
初始化
DDR SDRAM的必须启动并初始化
在一个预定的方式。操作程序等
比规定可能会导致未定义操作
化。电源必须首先被应用到V
DD
和V
DD
Q
同时，再至V
REF
（和系统
V
TT
). V
TT
V后，必须应用
DD
●为避免设备
闩锁，这可能会造成永久性的损坏
装置。 V
REF
可应用于任何时间V后
DD
Q但
预计将在V标称重合
TT
。除了
为CKE ，输入无法识别为有效之后才
V
REF
被施加。 CKE是SSTL_2输入，但将检测
V后LVCMOS低电平
DD
被施加。可维护性
在上电期间对荷兰国际集团CKE的LVCMOS电平低
是必需的，以确保DQ和DQS输出
将在高阻状态，在那里他们将保持到
（通过读访问）来驱动在正常的操作。毕竟
电源和参考电压是稳定的，并且
时钟稳定， DDR SDRAM需要延时为200μs
之前申请一个可执行命令。
一旦为200ps的延迟已经被满足，一DESE-
LECT或NOP命令应该被应用，并且CKE
应拉高。继NOP的COM
128MB ： X4，X8 ， X16 DDR SDRAM
128Mx4x8x16DDR_C.p65 - 版本C ;酒馆。 4/01
9
美光科技公司保留更改产品或规格，恕不另行通知。
© 2001年，美光科技公司
MICRON [ MICRON TECHNOLOGY ]
