欢迎访问ic37.com |
会员登录 免费注册
发布采购

V61C518256-12T 参数 Datasheet PDF下载

V61C518256-12T图片预览
型号: V61C518256-12T
PDF下载: 下载PDF文件 查看货源
内容描述: 32K ×8的高速静态RAM [32K X 8 HIGH SPEED STATIC RAM]
分类和应用: 内存集成电路静态存储器光电二极管
文件页数/大小: 12 页 / 61 K
品牌: MOSEL [ MOSEL VITELIC, CORP ]
 浏览型号V61C518256-12T的Datasheet PDF文件第4页浏览型号V61C518256-12T的Datasheet PDF文件第5页浏览型号V61C518256-12T的Datasheet PDF文件第6页浏览型号V61C518256-12T的Datasheet PDF文件第7页浏览型号V61C518256-12T的Datasheet PDF文件第9页浏览型号V61C518256-12T的Datasheet PDF文件第10页浏览型号V61C518256-12T的Datasheet PDF文件第11页浏览型号V61C518256-12T的Datasheet PDF文件第12页  
茂矽
开关波形(写周期)
写周期1 (我们控制)
(4)
t
WC
地址
t
CW(6)
CE
t
AS
WE
t
WP(1)
产量
t
WHZ(3)
输入
t
DW
t
DH
t
AW
t
AH(2)
V61C518256
518256-11
写周期2 ( CE控制)
(4)
t
WC
地址
t
AS
CE
t
AW
WE
高阻
t
DW
输入
518256-12
t
CW(6)
t
AH(2)
产量
t
DH
(5)
注意事项:
1.存储器的内部写入时间由CE的活性和WE低的重叠限定。这两个信号必须是活动的发起和
任何一个信号可以通过将非活动结束写入。数据输入建立和保持时间应被引用到第二
因此终止了写入的信号的过渡边缘。
2. t
AH
从CE的早期测量或我们要高。
3.在此期间, I / O引脚处于输出状态,以使相位相反的到输出端的输入信号不能被应用。
4. OE = V
IL
或V
IH
。然而,建议保持OE在V
IH
在写周期,以避免总线冲突。
5.如果CE为低电平,在此期间, I / O引脚的输出状态。然后,相位相反的到输出端的数据输入信号必须
不能适用于它们。
6. t
CW
从CE的测定将低到写的末尾。
V61C518256 0.3修订版1998年7月
8