欢迎访问ic37.com |
会员登录 免费注册
发布采购

V62C1162048L(L)-120B 参数 Datasheet PDF下载

V62C1162048L(L)-120B图片预览
型号: V62C1162048L(L)-120B
PDF下载: 下载PDF文件 查看货源
内容描述: 超低功耗128K ×16的CMOS SRAM [Ultra Low Power 128K x 16 CMOS SRAM]
分类和应用: 静态存储器
文件页数/大小: 11 页 / 110 K
品牌: MOSEL [ MOSEL VITELIC, CORP ]
 浏览型号V62C1162048L(L)-120B的Datasheet PDF文件第3页浏览型号V62C1162048L(L)-120B的Datasheet PDF文件第4页浏览型号V62C1162048L(L)-120B的Datasheet PDF文件第5页浏览型号V62C1162048L(L)-120B的Datasheet PDF文件第6页浏览型号V62C1162048L(L)-120B的Datasheet PDF文件第7页浏览型号V62C1162048L(L)-120B的Datasheet PDF文件第9页浏览型号V62C1162048L(L)-120B的Datasheet PDF文件第10页浏览型号V62C1162048L(L)-120B的Datasheet PDF文件第11页  
V62C1162048L(L)
笔记
(写周期)
所有的写定时从最后一个有效地址到第一过渡地址引用。
低CE和WE的重叠期间发生写入。一开始写在CE中的最新过渡,我们要
低:写结束于CE变为高电平之间最早过渡,我们要高。
t
WP
从开始测量
的写操作的写操作的结束。
3.
t
CW
从CE的购买要低写入的结束测量。
4.
t
AS
从地址有效到写的开始测量的。
5.
t
WR
从写入地址变更的端部测量的。
6.如果OE , CE和我们在阅读模式,在此期间,该I / O引脚输出低电平-Z状态。
的输出的相位相反的输入必须不能应用,因为总线争用可能发生。
7.对于通用I / O的应用,尽量减少或消除了总线争用条件是必须在读和
写周期。
8.如果CE同时变低,我们是否低,或WE变低​​后,输出保持高阻态。
9. D
OUT
是新的地址的读数据。
10.当CE为低电平: I / O引脚的输出状态。在相反的相位与输入信号通往输出应
不适用。
11.对于测试环境,请见
AC测试条件,
图A.
1.
2.
8
修订版1.2
五月
2001年V62C1162048L ( L)