NT5TU256M4GE / NT5TU128M8GE / NT5TU64M16GG
1GB DDR2 SDRAM
框图（256 ×4 ）
CKE
CK
CK
CS
WE
CAS
RAS
7银行
6银行
5银行
4银行
3银行
2银行
行地址
银行1
行地址
银行0锁存&
行地址
LATCH &
解码器
行地址
LATCH &
解码器
行地址
LATCH &
解码器
行地址
LATCH &
解码器
行地址
LATCH &
解码器
行地址
16384
LATCH &
解码器
LATCH &
解码器
解码器
8
8192
16
2
I / O选通
DM面膜逻辑
银行控制
逻辑
8
3
512 (x16)
COLUMN
COLUMN
解码器
COLUMN
解码器
COLUMN
解码器
COLUMN
解码器
COLUMN
解码器
COLUMN
解码器
COLUMN
解码器
解码器
7银行
6银行
5银行
4银行
3银行
2银行
存储阵列
银行1
内存
（ 16384阵列
银行0 x512 X16 ）
存储阵列
(16384 x512 x16)
检测放大器
存储阵列
(16384 x512 x16)
检测放大器
存储阵列
(16384 x512 x16)
检测放大器
存储阵列
(16384 x512 x16)
检测放大器
存储阵列
(16384 x512 x16)
检测放大器
存储阵列
(16384 x512 x16)
检测放大器
(16384 x512 x16)
检测放大器
检测放大器
命令
解码
控制逻辑
行地址MUX
模式
注册
14
CK ， CK
17
14
4
4
4
4
MUX
71
44
51
8
DLL
数据
19
ODT
DQ0-DQ3
读锁存
DRIVERS
16
4
14
：
的DQ
发电机
2
刷新计数器
QQ
地址寄存器
11
17
COL0,1
的DQ ，
的DQ
输入
注册
ODT控制
A0
–
A13,
BA0
–
BA2
41
58
5，
的DQ ，
的DQ
16
1
面膜
4
1
1
1
4
数据
16
4
4
4
1
1
1
1
1
4
4
4
4
4
COL0,1
深
圳
市
金
合
讯
科
技
有
限
公
司
注意事项：
1.本功能框图是为了便于设备的操作的用户的理解;它
并不代表实际的电路实现。
2.糖尿病是一种单向的信号（仅输入），但它是在内部装入相匹配的双向DQ的负载
和DQS信号。
，
18
列地址
计数器/锁存器
9
2
66
写
FIFO
＆放大器;
DRIVERS
接收机
43
DM
CK ，
CK
COL0,1
2
9
1.0版
十二月/ 2009
消费者DRAM
©
南亚科技股份有限公司
。版权所有
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
NAINA [ NAINA SEMICONDUCTOR LTD. ]
