SM5904BF
引脚说明
引脚数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
引脚名称
VDD2
UC1
UC2
UC3
UC4
VSS2
DIT
NTEST1
CLK
VSS1
YSRDATA
YLRCK
YSCK
ZSCK
ZLRCK
ZSRDATA
YFLAG
YFCLK
YBLKCK
n重设
ZSENSE
VDD1
YDMUTE
YMLD
YMDATA
YMCLK
NTEST2
NCAS2
D2
D3
D0
D1
NWE
NRAS
A9
A8
A7
A6
A5
A4
A0
A1
A2
A3
I / O
-
IP / O
IP / O
IP / O
IP / O
-
O
Ip
I
-
I
I
I
O
O
O
I
I
I
I
O
-
I
I
I
I
Ip
O
IP / O
IP / O
IP / O
IP / O
O
O
O
O
O
O
O
O
O
O
O
O
功能
H
VDD电源引脚
单片机的接口扩展I / O 1
单片机的接口扩展I / O 2
单片机的接口扩展I / O 3
单片机的接口扩展I / O 4
地
数字音频接口
TEST引脚
16.9344 MHz的时钟输入
地
音频串行输入数据
音频串行输入LR时钟
音频串行输入位时钟
音频串行输出位时钟
音频串行输出LR时钟
音频串行数据输出
信号处理器IC内存溢出标志
晶体控制帧时钟
子码块的时钟信号
系统复位引脚
单片机的接口状态输出
VDD电源引脚
强制静音引脚
微控制器接口锁存时钟
微控制器接口的串行数据
微控制器接口移位时钟
TEST引脚
DRAM2 CAS控制(使用外部DRAM )
DRAM的数据输入/输出2
DRAM的数据输入/输出3
DRAM的数据输入/输出0
DRAM的数据输入/输出1
DRAM我们控制
DRAM RAS控制
DRAM地址9
DRAM地址8
DRAM地址7
DRAM地址6
DRAM地址5
DRAM地址4
DRAM地址0
DRAM地址1
DRAM地址2
DRAM地址3
TEST
MUTE(静音)
RESET
溢流
左声道
右声道
左声道
右声道
TEST
环境
L
IP :输入引脚上拉电阻叶/ O :输入/输出引脚(上拉电阻时,在输入模式下)
28日, 33〜 44引脚为高阻抗输出和29至32引脚的输入上拉的条件除了使用外部DRAM 。
日本制精密电路- 3