PE3342
产品speci fi cation
图2.引脚配置（顶视图）
V
DD
GND
ENH
S_WR
数据
时钟
GND
FSEL
E_WR
1
2
3
4
5
6
24
23
22
21
20
19
图3.封装类型
24引脚TSSOP封装， 20引脚QFN封装
f
r
GND
EESEL
17
PD_U
PD_D
V
DD
DOUT
LD
EEload
CEXT
GND
F
in
S_WR
数据
时钟
FSEL
E_WR
1
2
3
4
5
20
19
18
16
PD_U
EESEL
ENH
V
DD
f
r
15
PD_D
V
DD
DOUT
LD
EEload
24引脚TSSOP
7
8
9
18
17
16
15
14
13
20引脚QFN
4x4mm
裸露焊盘
（底部）
14
13
12
11
V
PP
10
V
DD
11
F
in
12
表2.引脚说明
PIN号
TSSOP
1
2
3
20
PIN号
QFN
19
引脚名称
V
DD
GND
ENH
TYPE
（注1 ）
（注2 ）
输入
C
EXT
V
DD
V
PP
F
IN
F
INX
10
6
7
8
9
描述
电源输入。输入范围从2.85 V至3.15 V.绕过必需的。
地面上。
增强模式控制线。当置为低电平，增强的寄存器位
功能性。内部70 kΩ的上拉电阻。
辅助寄存器写输入。主寄存器的内容复制到
在S_WR上升沿二级注册。也用于控制串口操作
和EEPROM编程。
二进制串行数据输入。输入数据输入LSB （B
0
）第一。
串行时钟输入。数据的时钟串行到20位的主寄存器， 20位
EE注册，或8位寄存器增强对时钟的上升沿。还用
时钟EE注册数据从DOUT端。
地面上。
频率寄存器选择控制线。内部70 kΩ的上拉下拉电阻。
增强寄存器写使能。也可以作为一个串行端口控制线。
内部70 kΩ的上拉下拉电阻。
EEPROM的擦除/写入编程电压电源引脚。需要一个100pF的旁路
电容连接到GND 。
相同的引脚1 。
来自VCO预分频器输入。
预分频器的互补输入。一系列50
Ω
电阻和直流阻断
电容
应放置在尽可能靠近此引脚连接到地平面。
地面上。
PD_U和PD_D逻辑“非”通过一个片上， 2 kΩ的终止
系列
电阻器。
连接ç
EXT
到一个外部电容器将低通滤波器的输入
反相放大器用于驱动LD 。
串行数据端口，频率寄存器选择， EE注册并联控制线
装载和EEPROM编程。内部70 kΩ的上拉下拉电阻。
锁定检测输出，C的开漏逻辑反转
EXT
。当回路处于锁定状态，
LD是高阻抗;否则， LD是一个逻辑低电平。
4
5
6
7
8
9
10
11
12
13
14
15
16
17
1
2
3
S_WR
数据
时钟
GND
输入
输入
输入
（注2 ）
输入
输入
输入
（注1 ）
输入
输入
（注2 ）
产量
输入
输出， OD
4
5
6
7
8
9
FSEL
E_WR
V
PP
V
DD
F
in
F
in
GND
10
11
12
C
EXT
EEload
LD
©2005 Peregrine半导体公司保留所有权利。
第17页2
文档编号70-0091-03
│
的UltraCMOS RFIC ™解决方案
PEREGRINE [ PEREGRINE SEMICONDUCTOR CORP. ]
