PE3342
产品speci fi cation
表6. AC特性
V
DD
= 3.0 V， -40°C <牛逼
A
< 85 ℃，除非另有说明
符号
f
CLK
t
CLKH
t
CLKL
t
DSU
t
DHLD
t
PW
t
无缝线路
t
CE
t
WRC
t
EC
t
EESU
t
EEPW
t
VPP
参数
串行数据时钟频率
串行时钟高电平时间
串行时钟低电平时间
数据建立时间，时钟上升沿
时钟上升沿后数据保持时间
S_WR脉冲宽度
时钟上升沿到S_WR上升沿
时钟下降沿到E_WR过渡
S_WR下降沿到时钟上升沿
E_WR过渡到时钟上升沿
（注1 ）
条件
民
最大
10
单位
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
控制接口和寄存器（见图4）
30
30
10
10
30
30
30
30
30
EEPROM的擦除/写程序（见图5 & 6 ）
EELoad上升沿到V
PP
上升沿
V
PP
脉冲宽度
V
PP
脉冲的上升和下降时间
（注2 ）
500
25
1
30
ms
µs
主分频器（包括预分频器）
F
In
F
In
P
鳍
工作频率
工作频率
输入电平范围
速度等级选项（注3 ）
外部交流耦合
300
300
-5
2700
3000
5
兆赫
兆赫
DBM
主分频器（预分频器绕过）
F
In
P
鳍
工作频率
输入电平范围
（注4 ）
外部交流耦合（注4 ）
50
-5
270
5
兆赫
DBM
参考分频器
f
r
P
fr
相位检测器
f
c
比较频率
（注6 ）
20
兆赫
工作频率
参考输入功率（注4 ）
（注5 ）
单端输入
-2
100
兆赫
DBM
SSB相位噪声（F
in
= 1.3 GHz的，女
r
= 10 MHz时，女
c
= 1.25 MHz的低出生体重= 70 kHz时， V
DD
= 3.0 V，温度= -40°C
)
100 Hz的偏移
1 kHz偏置
注1 ：
注2 ：
注3 ：
注4 ：
-75
-85
dBc的/赫兹
dBc的/赫兹
f
CLK
在功能模式测试过程中被验证。的功能模式串行编程部分的时钟频率为10 MHz ，以验证˚F
CLK
特定连接的阳离子。
上升和下降的V时代
PP
编程电压脉冲必须大于1
µs.
操作的最大次数可以通过使用一个特殊的速度等级选项被扩展到3.0千兆赫。请参阅表14
订购信息，订购信息。
CMOS逻辑电平可以被用来驱动器F
In
如果输入的直流耦合和预分频旁路模式下使用。电压输入需要的最小
0.5 Vp-p的。为了达到最佳的相位噪声性能，参考输入下降沿率要快于80毫伏/纳秒。没有最低
当在该模式操作中存在的频率上限。
注5 ：
注6 ：
CMOS逻辑电平可以被用来驱动参考输入，如果直流耦合。电压输入需要是最小的0.5 Vp-p的。为了达到最佳
相位噪声性能，参考输入下降沿率要快于80毫伏/纳秒。
参数只能通过特性保证，未经测试。
文档编号70-0091-03
│
www.psemi.com
©2005 Peregrine半导体公司保留所有权利。
第17页5
PEREGRINE [ PEREGRINE SEMICONDUCTOR CORP. ]
