PE9702
产品speci fi cation
主要的反链
正常工作模式
主计数器链将所述RF输入
频率f
in
通过从来自一个整数
在“M”和“A”计数器用户定义的值。它
由10/11双模分频器，
模量的选择逻辑，和9位M计数器。环境
PRE_EN
“低”使10/11预分频器。环境
PRE_EN
“高”允许˚F
in
绕过预分频器
上下预分频器的权力。
从主计数器链中，f的输出
p
，是
与VCO的频率，男
in
通过以下
公式：
f
p
= F
in
/ [ 10× （M + 1 ） + A]
其中A
≤
M + 1, 1
≤
M
≤
511
(1)
参考计数器
引用计数器链划分
基准频率f
r
，下降到相
器比较频率f
c
.
6-位R计数器的输出频率是
由相关的参考频率
下面的等式：
f
c
= f
r
/ (R + 1)
其中0
≤
R
≤
63
(4)
注意，编程R 2与“0 ”，将通过
基准频率f
r
直接到相位
探测器。
在直接接口模式，R计数器输入ř
4
和R
5
在内部强制为低电平（ “0”） 。在这
模式下，R值限制为0
≤
R
≤
15.
寄存器编程
并行接口模式
并行接口模式，可通过设置
BMODE
输入“低”和SMODE输入“低” 。
并行输入的数据D [ 7：0] ，被锁在一
并行的方式为三个8位小一
上M1_WR的上升沿寄存器的部分，
M2_WR ，或每中所示的映射A_WR
表7 9页的主要内容上
寄存器的内容传送到一个辅助寄存器
在根据本Hop_WR的上升沿
示出的时序图在图6中的数据是
传送到计数器示于表7
第9页。
辅助寄存器作为缓冲，以允许
快速变化的VCO频率。这
双缓冲“乒乓”计数器控制
通过FSELP输入进行编程。当
FSELP是“高” ，主寄存器的内容
设置计数器输入。当FSELP为“低” ，
辅助寄存器的内容被利用。
并行输入的数据D [ 7：0] ，被锁存到
上的上升沿增强寄存器
E_WR根据时序图中示出
图5.本数据提供控制比特作为
在表8所示的第9页上有位功能
通过断言使能
ENH
输入“低” 。
当环路锁定时，女
in
是关系到
基准频率f
r
，通过下面的等式：
F
in
= [ 10× （M + 1 ） + A ]× （F
r
/ (R+1))
其中A
≤
M + 1, 1
≤
M
≤
511
(2)
关于A的上限的后果是使f
in
必须大于或等于90× （六
r
/ （R + 1） ）到
获得连续通道。编程并购
计数器具有“1”的最小值将导致
“2”的最小M计数器的分频比。
在直接接口模式，主计数器输入M
7
和M
8
在内部被拉低。在这种模式下，
m值的限制为1
≤
M
≤
127.
预分频旁路模式
环境
PRE_EN
“高”允许˚F
in
绕过和
断电预分频器。在这种模式下，
10/11预分频器和一个寄存器不活跃，
输入VCO的频率是由M个分
直接对抗。下面的方程涉及˚F
in
于参考频率f
r
:
F
in
= （M + 1）× （F
r
/ (R+1)) )
其中，1
≤
M
≤
511
(3)
在直接接口模式，主计数器输入M
7
和M
8
在内部被拉低。在这种模式下，
m值的限制为1
≤
M
≤
127.
© 2003-2006 Peregrine半导体公司保留所有权利。
第8页13
文档编号70-0036-02
│
的UltraCMOS RFIC ™解决方案
PEREGRINE [ PEREGRINE SEMICONDUCTOR CORP. ]
