PLL103-02
DDR SDRAM缓存的台式机有4个DDR DIMM内存
I2C总线配置设置
地址分配
SLAVE
接收器/发送器
数据传输速率
A6
1
A5
1
A4
0
A3
1
A2
0
A1
0
A0
1
读/写
_
同时提供从设备的写和读回功能
为100kbits / s的标准模式
该串行协议设计，让这两个区块写入和从控制器读取。该
字节必须按顺序访问的从最低到最高字节。每个字节传输
必须跟1应答位。不承认比特传输的字节
终止传输。写或读数据块都与主机发送一个从开始
地址和写条件（ 0xD2 ）或一个阅读条件（ 0xD3 ） 。
下面这个地址字节的确认，在
写模式：
该
命令字节
和
字节
数字节必须由主发送
但由从属忽略，在
阅读方式：
该
字节
计数字节
会
主机读取
那么所有其他
数据字节。字节数字节
默认情况下，在
电是= （ 0×09 ） 。
数据协议
I2C控制寄存器
1字节6 ：输出寄存器
（ 1 =启用， 0 =禁用）
位
位
位
位
位
位
位
位
位
7
6
5
4
3
2
1
0
针＃
48
-
-
-
45, 44
43, 42
39, 38
34, 33
默认
1
0
0
0
1
1
1
1
描述
版权所有
版权所有
增强的DDR硬盘。 1 =增强25 ％
版权所有
DDR11T ， DDR11C
DDR10T ， DDR10C
DDR9T ， DDR9C
DDR8T ， DDR8C
2.字节7 ：输出寄存器
（ 1 =启用， 0 =禁用）
位
位
位
位
位
位
位
位
位
7
6
5
4
3
2
1
0
针＃
30,
28,
21,
19,
15,
10,
6,
4,
29
27
22
20
16
11
7
5
默认
1
1
1
1
1
1
1
1
描述
DDR7T,
DDR6T,
DDR5T,
DDR4T,
DDR3T,
DDR2T,
DDR1T,
DDR0T,
DDR7C
DDR6C
DDR5C
DDR4C
DDR3C
DDR2C
DDR1C
DDR0C
47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991
www.phaselink.com
转04年9月9日第3页
PLL [ PHASELINK CORPORATION ]
