HYB18T512xxxBF–[2.5…5]
512兆位双数据速率 - 双SDRAM的
1
概观
本章提供了512兆双倍数据速率- SDRAM两个产品系列的概述，并介绍了其
主要特性。
1.1
•
•
•
特点
•
•
•
•
•
•
•
•
•
•
•
•
•
通过可编程附加延迟中科院发布
更好的命令和数据总线效率
片外驱动器阻抗调整（ OCD）和
片上端接（ ODT）为更好的信号质量。
自动预充电操作进行读取和写入突发
自动刷新，自刷新和节能
掉电模式
平均更新周期7.8
µs
在
T
例
低
超过85°C ， 3.9
µs
在85 ℃和95 ℃下
通过EMRS2设置可编程的自刷新率
通过EMRS2可编程部分阵列刷新
设置
通过EMRS2设置DCC使
充分和降低强度数据输出驱动器
1kB的页面大小
×4
＆放大器;
×8,
2KB页大小
×16
封装： P- TFBGA - 60
×4
＆放大器;
×8
组件P-
TFBGA - 84
×16
组件
符合RoHS标准的产品
1)
所有速度等级的速度比DDR400符合
DDR400时序规格在时钟运行时
速率为200兆赫。
512 - Mbit的双数据速率 - 双SDRAM提供以下主要功能：
1.8 V
±
0.1 V电源
1.8 V
±
0.1 V（ SSTL_18 ）兼容的I / O
DRAM的组织4,8和16的数据
输入/输出
双倍数据速率的架构：两个数据传输
每个时钟周期四个内部银行并发
手术
可编程CAS延时： 3 ，4，5和6中
可编程突发长度： 4和8
差分时钟输入（ CK和CK ）
双向，差分数据选通（ DQS和
DQS）被发送/与数据接收。边缘
与读取数据对齐和居中对齐与写
数据。
DLL对齐DQ和DQS转换时钟
DQS可以用于单端数据选通信号被禁止
手术
命令中输入的每个时钟上升沿，
数据和数据屏蔽参照的两个边缘
的DQ
数据掩码（ DM ），用于写入数据
•
•
•
•
•
•
•
•
•
•
•
•
为各种速度下的性能表的列表可以在下面找到
1 ）符合RoHS产品：使用某些有害物质指令（RoHS ）的电气和电子限制
作为指令2002/95 / EC由27个理事会，欧洲议会和月发行的定义设备
2003年，这些物质包括汞，铅，镉，六价铬，多溴联苯和
多溴联苯醚。
互联网数据表
3
牧师1.05 ， 2007-01
03292006-YBYM-WG0Z
QIMONDA [ QIMONDA AG ]
