数据表
HY[B/I]39S128[40/80/16][0/7]F[E/T](L)
128兆位同步DRAM
2
芯片配置
本章包括引脚配置表, TSOP封装图纸,并为框图
×4, ×8, ×16
组织的SDRAM 。
2.1
引脚说明
表4
在SDRAM的引脚配置
下面列出的是针的配置部分为SDRAM中的各种信号的
球NO 。
名字
针
TYPE
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
卜FF器
TYPE
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
功能
时钟信号
×4/×8/×16
组织
38
37
18
17
16
19
20
21
23
24
25
26
29
30
31
32
33
34
22
35
CLK
CKE
RAS
CAS
WE
CS
BA0
BA1
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
时钟信号CK的
时钟使能
行地址选通(RAS) ,列地址选通(CAS) ,写使能(WE )
控制信号的
×4/×8/×16
组织
芯片选择
行地址信号1 : 0
地址信号,地址信号10 /自动预充电
地址信号
×4/×8/×16
组织
牧师1.32 , 2007-10
10122006-I6LJ-WV3H
5