互联网数据表
HYS72D[128/64/32]3xx[G/H]BR–[5/6/7]–C
录得双数据速率SDRAM
参数
符号
分钟。
值
典型值。
—
—
—
—
—
—
马克斯。
单位注
1)
/测试条件
V
IH（ DC）的
输入低电平（ Logic0 ）电压
V
IL （ DC ）
输入电压电平， CK和
V
IN（直流）
输入高（ Logic1 ）电压
CK输入
输入差分电压， CK
V
的ID （DC）的
和CK输入
VI-匹配上拉电流
到下拉电流
输入漏电流
VI
比
V
REF
+ 0.15
–0.3
–0.3
0.36
0.71
–2
V
DDQ
+ 0.3
V
REF
– 0.15
V
DDQ
+ 0.3
V
DDQ
+ 0.6
1.4
2
V
V
V
V
—
µA
6)
8)
I
I
任何输入0 V
≤
V
IN
≤
V
DD
;所有
其它引脚没有被测= 0 V
输出漏电流
I
OZ
–5
—
16.2
—
—
—
5
–16.2
—
µA
mA
mA
的DQ被禁用; 0 V
≤
V
OUT
≤
输出大电流，正常
I
OH
驱动力
输出低电流，正常
驱动力
1) 0
°C ≤
T
A
≤
70
°C
2)
3)
4)
5)
6)
7)
8)
V
DDQ
V
OUT
= 1.95 V
V
OUT
= 0.35 V
I
OL
9)
DDR400的条款适用于所有的时钟频率超过166 MHz的
在任何条件下，
V
DDQ
必须小于或等于
V
DD
.
峰值到峰值的交流噪声
V
REF
可能不超过±2％
V
REF （ DC ）
.
V
REF
也有望在跟踪噪声的变化
V
DDQ
.
V
TT
不直接向设备施加。
V
TT
是预期的系统供给的信号终止电阻器，被设置为等于
V
REF
和
必须跟踪变化的DC电平
V
REF
.
输入无法识别为有效，直至
V
REF
稳定。
V
ID
是在CK上的输入电平，并在CK上的输入电平之间的差的量值。
所述上拉电流的下拉电流的比率被指定为相同的温度和电压，在整个温度和
电压范围内，对装置的漏 - 源电压为0.25〜 1.0V。对于给定的输出，它代表之间的最大差
上拉和下拉由于工艺变化的驱动程序。
值每DDR SDRAM组件显示
牧师1.32 ， 2007-03
03292006-Q22P-G7TH
12
QIMONDA [ QIMONDA AG ]
