互联网数据表
HYS72D[128/64/32]3xx[G/H]BR–[5/6/7]–C
录得双数据速率SDRAM
1
概观
本章介绍了184针录得双数据速率DDR2 SDRAM模块带奇偶校验位产品概述
家人和描述它的主要特点。
1.1
特点
•自动刷新（ CBR）和自刷新
•所有输入和输出SSTL_2兼容
•重新驱动器使用的寄存器和PLL所有的输入信号
设备。
•串行存在检测为E
2
舞会
•薄型模块外形尺寸： 133.35毫米
×
28.58 mm
×
4.00毫米/ 2.64毫米和1GB 133.35毫米
×
30.48 mm
(1.2”)× 4.00 mm
•一个排名256 MB JEDEC标准参考设计，
512 MB和两个队伍512 MB ， 1 GB ：PC 2700和
PC 3200已注册的DIMM原卡A， B，C ，D
•镀金触点
• 184引脚注册的8字节双列直插式DDR SDRAM
模块“1U ”PC ，工作站和服务器主内存
应用
•一个等级32M
×
72和64M
×
72和两个队伍64M
×
72
和128M
×
72组织
• JEDEC标准的双数据速率同步DRAM
（ DDR SDRAM ），用一个单一的+ 2.5 V （ ± 0.2 V）电源
电源和+ 2.6 V （ ± 0.1 V）电源供电DDR400
•内置有256兆的DDR SDRAM中的P - TFBGA - 60-1
套餐
•可编程CAS延迟，突发长度和换行
顺序（顺序&交错）
表1
性能
产品型号代码的运行速度
速度等级
马克斯。时钟
频率
部件
模块
@CL3
@CL2.5
@CL2
-5
DDR400B
PC3200-3033
–6
DDR333B
PC2700–2533
166
166
133
-7
DDR266A
PC2100-2033
—
143
133
单位
—
—
兆赫
兆赫
兆赫
f
CK3
f
CK2.5
f
CK2
200
166
133
1.2
描述
设备和PLL的时钟分配。这将减少
电容性负载到系统总线，但增加了一个周期来
SDRAM的时序。各种去耦电容是
安装在PC板上。该功能的DIMM串行
出现检测基于串行é
2
使用PROM设备
2针I
2
C协议。前128字节被编程
配置数据和第二128字节可用来
客户。
该HYS72D [ 128/64/32 ] 3XX [G / H] BR- [ 5/6/7 ] -C和
HYS72D64320GBR - 5 -C是低轮廓的版本
标准注册的DIMM模块，适用于1U服务器
应用程序。低调DIMM版本可作为
32M
×
72 （ 256 MB ） ， 64M
×
72 （ 512 MB ） ， 128M
×
72 （ 1 GB ）
存储器阵列的设计是双倍数据速率
同步DRAM的ECC应用。所有的控制和
DIMM使用寄存器上的地址信号被重新驱动
牧师1.32 ， 2007-03
03292006-Q22P-G7TH
3
QIMONDA [ QIMONDA AG ]
