欢迎访问ic37.com |
会员登录 免费注册
发布采购

FM28V020_11 参数 Datasheet PDF下载

FM28V020_11图片预览
型号: FM28V020_11
PDF下载: 下载PDF文件 查看货源
内容描述: 256Kbit字节宽度的F- RAM存储器 [256Kbit Bytewide F-RAM Memory]
分类和应用: 存储
文件页数/大小: 14 页 / 248 K
品牌: RAMTRON [ RAMTRON INTERNATIONAL CORPORATION ]
 浏览型号FM28V020_11的Datasheet PDF文件第1页浏览型号FM28V020_11的Datasheet PDF文件第2页浏览型号FM28V020_11的Datasheet PDF文件第3页浏览型号FM28V020_11的Datasheet PDF文件第5页浏览型号FM28V020_11的Datasheet PDF文件第6页浏览型号FM28V020_11的Datasheet PDF文件第7页浏览型号FM28V020_11的Datasheet PDF文件第8页浏览型号FM28V020_11的Datasheet PDF文件第9页  
FM28V020 - 32Kx8 F-RAM
概观
该FM28V020是一个单字节宽的F- RAM存储器
在逻辑上组织为32,768 ×8 ,并访问
采用业界标准的并行接口。所有数据
写入部被立即非易失性无
延时。该器件提供页面模式操作这
在提供更高的速度访问地址
页(行) 。到不同的页面的访问被触发
通过切换芯片使能引脚或简单地通过改变
上部地址A (14 :3)。
写。该FM28V020不会驱动数据总线
不管/ OE的状态,只要/ WE为低。
输入数据必须是有效的时,该设备是
取消选择的芯片使能。在/ WE控制
写的存储器周期开始时,该设备是
与芯片激活启用。在/ WE信号下降
一段时间后。因此,存储器周期开始
作为读出。数据总线将被驱动,如果/ OE为低,
但它会高阻次/ WE为低电平。该
/ CE-和/ WE控制的写时序案件
第9页上显示在
写周期时序2
图中,数据总线被示为一个Hi -Z状态
虽然是写使能芯片和前
所需的建立时间。虽然这被吸引到看
像一个中间电平电压,则建议所有
DQ引脚符合最小V
IH
/V
IL
操作
的水平。
写访问阵列上开始的下降沿
/ WE之后被启动的存储器周期。写
访问结束对/ WE或/ CE中的无效,
以先到者为准。一次有效的写操作
要求用户在满足存取时间指定
要拉高前/ WE或/ CE 。数据建立时间
表示的时间间隔期间的数据不能
变更前的写访问结束。
不同于其他真正的非易失性存储器技术,
没有写延迟F-RAM 。由于读
写底层的内存访问时间
同样,用户遇到通过没有延迟
总线。整个存储器操作发生在一个单一的
总线周期。数据轮询,与所使用的技术
的EEPROM ,以确定是否写操作完成,是
不必要的。
页面模式操作
该FM28V020为用户提供了快速访问任何
行元素中的数据。每一行都有8
列的位置。访问可以从任何地方开始
一个行内,并且其它列的位置可以是
无需切换/ CE引脚访问。为
页面模式读取,一旦第一个数据字节被驱动
上车后,列地址输入A ( 2 : 0 )可
被改变到一个新的值。新的数据字节是那么
驱动到DQ管脚。对于页式写的
第一次写入脉冲定义第一个写访问。而
该设备被选中( / CE低点),随后写
脉冲以及一个新的列地址提供
页面模式写访问。
预充电操作
预充电操作是在一个内部条件
该存储器的状态准备新的
访问。预充电是用户发起的由驱动至少
所述芯片的一个启动信号到非活动状态。该
第14页4
内存操作
用户访问32,768存储器单元与8个数据
位每经过一个并行接口。这架F -RAM
阵列是由8块,每块有512行。
每行有8列的位置,它允许快
存取在页模式操作。一旦初始
地址被锁存由/ CE的下降沿,
随后的列位置可以被访问
无需切换芯片使能。当
无论是芯片使能引脚被拉高,预充电
操作开始。写立即出现在最后
的无延迟的访问。在/ WE引脚必须
切换为每个写操作。
读操作
读操作开始/ CE的下降沿。
在/ CE发起的访问将导致地址为
锁存并启动存储器的读周期,如果/ WE为高电平。
数据访问之后,在总线上可用
时间已经满足了。一旦地址已
锁存和访问完成时,一个新的访问
随机位置(不同的行)可能会开始时/ CE
仍然是活动的。最小周期时间为随机
地址为t
RC
。请注意,与静态存储器,所述
FM28V020的/ CE-启动存取时间比快
地址周期时间。
该FM28V020将仅当驱动数据总线
/ OE是低电平和内存访问时间
得到满足。如果/ OE在完成前断言
的存储器存取,数据总线将不被驱动
直到有效的数据是可用的。此功能最小化
提供电流的系统通过消除瞬态
致无效的数据被驱动到总线上。
当/ OE是无效的,数据总线将保持高阻抗。
写操作
写操作发生在FM28V020的同时
间隔读取。该FM28V020支持/ CE-
和/ WE控制的写周期。在这两种情况下,该
地址被锁存/ CE的下降沿。
在一个CE的控制的写入时,/ WE信号被置位
开始前的存储周期。即, / WE为
低时,该装置与芯片激活启用。
在这种情况下,器件开始的存储器周期作为
2.1版
2011年6月