SDRAM 64Mb的H-模（ X4，X8 ， X16 ）
CMOS SDRAM
4M X 4Bit的×4 / 2米x 8位×4 / 1米x 16Bit的×4银行同步DRAM
特点
• JEDEC标准的3.3V电源
• LVTTL与复用地址兼容
•四家银行的操作
• MRS循环地址重点项目
- 。 CAS延迟时间（ 2 & 3 ）
- 。突发长度（1， 2，4， 8 &全页）
- 。突发类型（顺序&交错）
•所有输入进行采样，该系统的正向边沿
时钟
•突发读取单个位的写操作
• DQM （ X4，X8 ） & L（ U） DQM （ X16 ）的屏蔽
•自动&自我刷新
• 64ms的刷新周期（ 4K周期）
•
无铅封装
•符合RoHS
概述
该K4S640432H / K4S640832H / K4S641632H为67,108,864比特同步高数据速率动态随机存储器组织成4个
4194304字由4位/ 4× 2,097,152字由8位/ 4× 1,048,576字×16位，制造与三星的高perfor-
曼斯CMOS技术。同步设计允许精确的周期控制与利用系统时钟的I / O事务是可能的
在每个时钟周期。工作频率范围，可编程突发长度和可编程延迟允许在同一台设备，以
针对各种不同的高带宽，高性能存储系统的应用是有用的。
订购信息
产品型号
K4S640432H-UC(L)75
K4S640832H-UC(L)75
K4S641632H-UC(L)60
K4S641632H-UC(L)70
K4S641632H-UC(L)75
4MB ×16
Orgainization
16MB ×4
8MB ×8
最大频率。
133MHz(CL=3)
133MHz(CL=3)
166MHz(CL=3)
143MHz(CL=3)
133MHz(CL=3)
LVTTL
54pin TSOP （II）的
接口
包
组织
16Mx4
8Mx8
4Mx16
行地址
A0~A11
A0~A11
A0~A11
列地址
A0-A9
A0-A8
A0-A7
行&列地址的配置
修订版1.3 2004年8月
SAMSUNG [ SAMSUNG SEMICONDUCTOR ]
