C8051F336/7/8/9
端口匹配
P0MASK ， P0MAT
P1MASK ， P1MAT
XBR0 ， XBR1 ，
PnSKIP寄存器
优先
解码器
UART
SPI
（内部数字信号）
SMBUS
2
2
4
2
外部中断
EX0和EX1
PnMDOUT中设置，
应将PnMDIN寄存器
HIGHEST
优先
P0.0
数字
交叉开关
8
P0
I / O
细胞
P0.7
P1.0
P1
I / O
细胞
P1.7
CP0
输出
系统时钟
PCA
8
4
2
8
最低的
优先
T0, T1
P0
（端口锁存器）
4
(P0.0-P0.7)
8
P2
I / O
CELL
P2.0
P2.3*
P1
(P1.0-P1.7)
4
P2
(P2.0-P2.3*)
为了模拟外设
（ ADC0 ， CP0 ， VREF ， XTAL ）
* P2.1 - P2.3仅
在QFN24封装
图20.1 。端口I / O功能框图
20.1 。操作端口I / O模式
端口引脚P0.0 - P2.3使用图20.2所示的端口I / O单元。每个端口I / O单元可以被配置
软件模拟I / O或数字I / O使用应将PnMDIN寄存器。复位时，所有端口I / O单元默认为
弱上拉高阻态使能，直到交叉开关使能（ XBARE = ' 1 ' ） 。
20.1.1 。端口引脚配置为模拟I / O
任何引脚用作比较器或ADC输入，外部振荡器输入/输出， VREF或IDAC输出
应被配置为模拟I / O（ PnMDIN.n = ' 1 ' ） 。当一个引脚被配置为模拟I / O，其脆弱的PUL-
土地利用规划，数字驱动器和数字接收器都被禁止。配置为模拟端口引脚I / O总是读
回“0”的数值。
引脚配置为模拟I / O节省了电力和隔离数字干扰的端口引脚。端口引脚
配置为数字输入仍然可以使用通过模拟外围设备;然而，这种做法是不推荐
修补，而且可能导致测量误差。
修订版0.2
127
SILABS [ SILICON LABORATORIES ]
