C8051F99x-C8051F98x
7.2.
比较器输出
当比较器被使能时，其输出是逻辑1，如果在正输入端的电压比更高
电压的负输入端。当禁止时，比较器输出为逻辑0，比较器输出
与系统时钟同步，如图7.2所示。同步“锁存”输出（ CP0 ）可
在软件（ CP0OUT位）进行查询，可以作为中断源，或者连到端口引脚（配置为
数字I / O）通过交叉开关。
异步“原始”的比较器输出（ CP0A ）所使用的低功率模式唤醒逻辑电路和
重置决策逻辑。看到电源选项章和复位源章的更多详细信息
如何在异步比较器输出用于使唤醒和复位的决定。该
异步比较器的输出也可以直接发送到通过交叉开关端口引脚，并且是
可用于即使在系统时钟停止向装置外使用。
当使用一个比较器作为中断源，比较器中断可以在上升沿产生
和/或下降沿的比较器输出的转换。两个独立的中断标志位（ CP0RIF和CP0FIF ）
让软件来确定哪些优势引起了比较器中断。比较器的上升沿和
下降沿中断标志由硬件检测时不管相应的边缘设置
中断使能状态。一旦设定，这些位保持状态直到被软件清除。
上升沿和下降沿中断可以使用CP0RIE和CP0FIE单独启用
中断使能在CPT0MD寄存器位。为了使CP0RIF和/或CP0FIF中断标志，以
产生一个中断请求给CPU时，比较器必须启用作为中断源和
全局中断必须启用。见中断处理程序一章以获取更多信息。
7.3.
比较器的响应时间
比较器的响应时间可以在软件中配置为经由CPT0MD寄存器描述上
（最快的响应时间） ，模式1 ，模式2和模式3 （最低功耗） 。选择较长的响应时间
减小比较活跃的供电电流。比较器还具有低功耗关断状态，
这是进入比较器被禁止的任何时间。比较器的上升沿和下降沿响应
时间通常是不相等的。请参阅表4.14比较完整的时序和电源第61页
电流规格。
7.4.
比较器迟滞
该比较器提供的软件可编程滞后功能，可用于稳定的比较器
输出而过渡发生在输入。使用CPT0CN寄存器，用户可以编程既
滞后电压的量（折合到输入端的电压）与正和负向
周围的阈值电压这一滞后的对称性（即比较器的负输入端） 。
逻辑0到逻辑1 ，直到比较器正输入电压由一个超过阈值电压
相当于编程的滞后。它也表明，被启用时负滞后，则
比较器输出不从逻辑1到逻辑0时，直到比较积极的输入电压
的量等于所述设定的滞后下降到低于阈值电压。
正滞后量是由所述CP0HYP位在CPT0CN的设置来确定
注册和负滞后电压的量是通过所述CP0HYN位中的设置确定
相同的寄存器。 20 ， 10，5，或0的设定毫伏可以被编程为正的和负
滞后。见“表4.14 。第61页上的比较器电气特性“完整
比较滞后指标。
92
1.0版
SILABS [ SILICON LABORATORIES ]
