USB2.0 PHY IC
数据表
示CLK60和FS的模式发送的数据传输的信号之间的关系。
TXREADY只保持一个CLK60每字节的时间信号的SIE ，关于TXDATA数据
线已经由宏蜂窝读取。在SIE可以持有的期限的TXDATA线数据
的字节的时间。 TXVALID的转换必须符合规定的建立和保持相对次
CLK60.
CLKOUT
TXVALID
别
DATA3
CARE
TXDATA [7 ：0]的
TXREADY
PID
DATA1
DATA2
DATA4
图7.2 FS CLK的关系来传输数据和控制信号（ 8位模式）
示CLK60和在FS方式的接收数据的控制信号之间的关系。
RXACTIVE "frames"一个数据包时，仅在一个分组的开始和结束过渡。但
RXVALID的转变可能发生的任何时间都可以8位数据。
也显示出
如何RXVALID仅断言为每即使该数据可以是字节时间一个CLKOUT周期
提交完整字节的时间。该XCVRSELECT信号决定是否HS或FS时机
关系被施加到数据和控制信号。
CLK60
RXACTIVE
RXDATA [7 ：0]的
RXVALID
数据（N ）
DATA(n+1)
DATA(n+2)
图7.3 FS CLK关系到接收数据和控制信号（ 8位模式）
7.3
时钟和数据恢复电路
该模块包括时钟和数据恢复电路和弹性缓冲。该弹性
缓冲区被用来补偿在发送和接收时钟域之间的差异。
USB2.0规范定义了漂移为± 1000ppm的最大时钟误差。
SMSC GT3200 ， SMSC USB3250
数据表
25
版本1.5 （ 06年3月24日）
SMSC [ SMSC CORPORATION ]
