高性能小尺寸单芯片以太网控制器与HP Auto-MDIX的
数据表
RX_CLK
100M
PLL
苹果
国内
信息产业部25MHz的4位
MII
25MHz
由4位
125 Mbps的串行
4B/5B
解码器
通过25MHz的
5位
解密器
与国家知识产权局
NRZI
变流器
NRZI
MLT-3
变流器
MLT-3
DSP :定时
复苏,均衡器
和BLW校正
A / D
变流器
MLT-3
磁
MLT-3
RJ45
MLT-3
CAT-5
6位数据
图4.2接收数据路径
4.3
100BASE- TX接收
接收数据路径显示在
详细描述在下面给出。
4.3.1
100M接收输入
1比变压器:所述的MLT -3从电缆经由1送入的PHY (上输入RXP和RXN ) 。
ADC采样以每秒125M采样速率输入的差分信号。使用64
级别quanitizer它产生6位数字来表示每个样本。该DSP调节的增益
根据所观察到的信号电平,使得可用于ADC的整个动态范围的ADC。
4.3.2
均衡器,基线漂移校正和时钟和数据恢复
来自ADC的6个比特被馈送到DSP块。在DSP部分补偿均衡器
对于相位和所造成的组成的磁性元件,连接器的物理信道的振幅失真,
和CAT- 5电缆。均衡器可以恢复信号1米之间的任何高质量的CAT -5电缆
和150米。
如果该信号的直流成分是这样的,低频分量低于低频
隔离变压器的极点,则变压器的下垂特性将变得
显著和基线漂移( BLW )所接收的信号将导致。为防止腐败
接收数据时,PHY校正BLW并且可以接收在ANSI X3.263-1995 FDDI TP- PMD
定义的“杀手包”,没有一点错误。
100M的PLL产生125MHz的时钟的多个阶段。的多路复用器,由定时控制
单元的DSP ,选择最佳的相位进行采样的数据。这被用作所接收到的
恢复时钟。此时钟用来从接收信号中提取串行数据。
4.3.3
NRZI和MLT -3的解码
DSP产生的MLT- 3回收该被馈送到MLT- 3转换器的水平。的MLT -3然后
变频为NRZI数据流。
版本1.93 ( 07年11月27日)
70
SMSC
LAN9211
数据表