A D V A N权证
我N· Ø R M一T I O 4 N
ワード
/
バイト構成
BYTE ＃
端子により，デバイスのデータ入出力端子がバイト構成，ワード構成のどちらで�½�
动するかが决まります.BYTE ＃端子を论理「 1 」にセットすると，デバイスはワード构成
となり，DQ15 �½�
DQ0
がアクティブとなって， CE＃および
OE ＃
により制御されます。
BYTE ＃
端子を論理「0」にセットすると，デバイスはバイト構成となり，データ入出力端
子
DQ7
�½�
DQ0
のみがアクティブとなって， CE＃および
OE ＃
により制御されます。デー
タ入出力端子（DQ14 �½�
DQ8）はトライステートとなり，LSB（A-1）アドレス機�½の入
力として
DQ15
端子を�½�用します。
アレイデータをリードするための要件
出力からデータアレイをリードするには，システムは
CE＃
端子と
OE ＃
端子を
V
IL
にしな
ければなりません.CE ＃は电力制御を行ない，デバイスを选択します。また， OE ＃は出
力制御を行ない，データアレイを各出力ピンへ送出します.WE ＃は，V
IH
に保持する必要
があります.BYTE ＃端子により，デバイスがデータアレイをワード，バイトのどちらで出
力するかが決まります。
電源投入時，
またはハードウェアリセット後，
内部のステートマシンはデータアレイのリー
ド状態に設定されます。これにより，電源変動時でも，メモリの内容が誤って変更されな
いようにしています。このモードでデータアレイをリードする場合，コマンドは特に必要
ありません。標準マイクロプロセッサのリードサイクルで，デバイスのアドレス入力へ有
効なアドレスをアサートすると，
デバイスのデータ出力から有効なデータが出力されます。
コマンドレジスタの内容が変更されるまで，各バンクはリードアクセス可�½状態です。
タイミング仕様については
AC
特性の「リードオンリ動�½�」の表を，また，タイミング図
については図
13
を参照してください.DC特性表の
I
CC1
は，データアレイのリード時に
おけるアクティブ電流仕様を表しています。
コマンド
/
コマンドシーケンスのライト
コマンドまたはコマンドシーケンスをライトするには（デバイスへのデータのプログラミ
ングやメモリセクタのイレーズ動�½�を含みます） システムは
WE＃
および
CE＃
を
V
IL
に，
，
また， OE ＃を
V
IH
にセットしなければなりません。
書込み動�½�の場合，BYTE# 端子により，デバイスがバイト，ワードのどちらのプログラム
「
データを受付けるかが決まります。
詳しくは，ワード
/
バイト構成」を参照してください。
このデバイスは，
高速プログラミングを可�½にするアンロックバイパスモードを搭載してい
ます。
アンロックバイパスモードでは，
ワードまたはバイトのプログラムに必要なライトサ
イクルが
4
回ではなく， 回のみとなります。標準モードとアンロックバイパスモードの両
2
モードで，コマンドシーケンスによりデバイスにデータをプログラムする方法については，
「バイト
/
ワードプログラムコマンドシーケンス」のセクションで詳しく説明します。
イレーズ動�½�では，指定されたセクタまたは複数のセクタをイレーズすることが可�½で
あり，デバイス全�½�をイレーズすることも可�½です。各セクタが占有するアドレス空間
するのに必要なアドレスビットのことです。セクタやチップ全�½�を消去したり，イレー
「コマンドの定義」のセクションで詳しく説明します。
ズ動�½�の中断
/
復帰については，
このデバイスのアドレス空間は
4
つのバンクで構成されています。
「バンクアドレス」と
は，バンクを一意的に選択するのに必要なアドレスビットのことです。
DC
特性表の
I
CC2
は，
ライトモード時におけるアクティブ電流仕様を示しています。
また，
ライト動�½�のタイミング仕様表，およびタイミング図については，
「 AC特性」のセクショ
ンを参照してください。
14
S29JL032H
2005年S29JL032HA11
年
3
月
9
日
SPANSION [ SPANSION ]
