A D V A N权证
我N· Ø R M一T I O 4 N
アクセラレーションプログラム動�½�
このデバイスは，ACC 機�½により，アクセラレーションプログラム動�½�が可�½です。これ
は， WP ＃
/ ACC
端子により実現される
2
種類の機�½の一つです。この機�½は，本来，工
場での�½造スループットを高めるために設計されたものです。
システムにより，この端子に
V
HH
がアサートされると，デバイスは自動的に上記のアン
ロックバイパスモードに入り，プロテクトされたセクタをすべて一時的に解除し，端子に
印加された高電圧によりプログラム動�½�に要する時間を短縮します。
システムは，
アンロッ
クバイパスモードに必要なプログラムコマンドシーケンス（2 回サイクル）を�½�用するこ
デバイスは通常の動�½�に戻ります。
とになります。
WP ＃ / ACC
端子の
V
HH
を解除すると，
ただし，アクセラレーションプログラミング以外の動�½�を行なう場合は，
WP ＃ / ACC
端
子に
V
HH
をアサートしないでください。他の動�½�時の場合，デバイスに損傷を与えること
があります。また，デバイスの動�½�が不安定になりますので，
WP ＃ / ACC
端子をフロー
ティングまたは未接続のままにしないでください。
関連する情報として，25 ページの「ラ
イトプロテクト（ WP ＃ ）
」を参照してください。
オートセレクト機�½
レクトモードになります。このモードのとき，システムは（メモリアレイとは別個の）内
部レジスタ
DQ15
�½�
DQ0
からオートセレクトコードをリードすることができます。この
モードのタイミングは標準のリードサイクルとなります。詳しくは，
「オートセレクトモー
ド」および「オートセレクトコマンドシーケンス」を参照してください。
遅延時間ゼロで同時に実行可�½なリード
/
ライト動�½�
ながら，別のいずれかのメモリバンクからデータをリードすることができます。また，イ
レーズ動�½�を中断して，同じバンク内の（イレーズ対象セクタ以外の）別の�½��½�からデー
タをリードしたり，同�½��½�へデータをプログラムすることもできます。同時実行時，リー
ド
/
ライトサイクルが切替遅延ゼロで開始する様子��図
20
に示します。プログラム中の
リード動�½�およびイレーズ中のリード動�½�に関する現行仕様を「DC 特性」の表の
I
CC6
お
よび
I
CC7
にそれぞれ示します。
2005
年
3
月
9
日
S29JL032HA11
S29JL032H
15
SPANSION [ SPANSION ]
