CY2277A
功能表( -3 )
SEL
0
1
XTALIN
14.318兆赫
14.318兆赫
CPUCLK [0:3 ]
SDRAM的[0:7 ]
33.33 MHz的
66.67 MHz的
PCICLK [0: 5]
PCICLK_F
16.67 MHz的
33.33 MHz的
文献[ 0 : 1 ]
IOAPIC
14.318兆赫
14.318兆赫
USBCLK / IOCLK
[3]
48.0兆赫/ 24.0兆赫
48.0兆赫/ 24.0兆赫
功能表( -1 , -1M , -7M , -12 , -12M , -12I )
SEL
0
1
XTALIN
14.318兆赫
14.318兆赫
CPUCLK [0:3 ]
SDRAM的[0:7 ]
60.0兆赫
66.67 MHz的
PCICLK [0: 5]
PCICLK_F
30.0兆赫
33.33 MHz的
文献[ 0 : 1 ]
IOAPIC
14.318兆赫
14.318兆赫
USBCLK / IOCLK
[3]
48.0兆赫/ 24.0兆赫
48.0兆赫/ 24.0兆赫
实际的时钟频率值( -1 , -1M , -3 , -7M , -12 , -12M , -12I )
时钟输出
CPUCLK , SDRAM
CPUCLK , SDRAM
USBCLK
[4]
IOCLK
目标
频率(MHz)
66.67
60.0
48.0
24.0
实际
频率(MHz)
66.654
60.0
48.008
24.004
–195
0
167
167
•输出阻抗: 25
(典型值) ,在1.5V测
PPM
CPU和PCI时钟驱动器的优势
•匹配阻抗的上升沿和下降沿上
输出驱动器
电源管理逻辑
CPU_STOP
X
0
0
1
1
PCI_STOP
X
0
1
0
1
PWR_DWN
0
1
1
1
1
CPUCLK
低
低
低
60分之66 MHZ
60分之66 MHZ
PCICLK
低
低
三十零分之三十三兆赫
低
三十零分之三十三兆赫
PCICLK_F
停止
运行
运行
运行
运行
其他钟表
停止
运行
运行
运行
运行
OSC 。
关闭
运行
运行
运行
运行
锁相环
关闭
运行
运行
运行
运行
选择功能
输出
功能说明
三态
测试模式
高阻
TCLK/2
[5]
中央处理器
PCI , PCI_F
高阻
TCLK/4
SDRAM
高阻
TCLK/2
REF
高阻
TCLK
IOAPIC
高阻
TCLK
IOCLK
高阻
TCLK/4
USBCLK
高阻
TCLK/2
注意事项:
3.上电时,在这些输出的默认频率为48兆赫。
4.符合英特尔USB时钟的要求。
在XTALIN提供5 TCLK , 4脚。
1.0版, 2006年11月25日
第18页3