欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY28342 参数 Datasheet PDF下载

CY28342图片预览
型号: CY28342
PDF下载: 下载PDF文件 查看货源
内容描述: 高性能的SiS645 / 650奔腾4时钟合成器 [High-performance SiS645/650 Pentium㈢ 4-Clock Synthesizer]
分类和应用: 时钟
文件页数/大小: 21 页 / 259 K
品牌: SPECTRALINEAR [ SPECTRALINEAR INC ]
 浏览型号CY28342的Datasheet PDF文件第4页浏览型号CY28342的Datasheet PDF文件第5页浏览型号CY28342的Datasheet PDF文件第6页浏览型号CY28342的Datasheet PDF文件第7页浏览型号CY28342的Datasheet PDF文件第9页浏览型号CY28342的Datasheet PDF文件第10页浏览型号CY28342的Datasheet PDF文件第11页浏览型号CY28342的Datasheet PDF文件第12页  
CY28342
字节11 :打电话问歪斜™和Dial -A-比™控制寄存器
(所有位都是可读写功能)
7
6
5
4
3
2
1
0
@Pup
0
0
0
0
0
0
0
0
名字
描述
DARSD2编程这些位允许修改SDCLK​​时钟相对于VCO的频率比。
DARSD1见
表5 。
DARSD0
DARAG2编程这些位允许修改的AGP的频率比( 1:0 ),PCI ( 5:0)和PCIF (0: 1)
DARAG1钟表相对于VCO的。看
表6 。
DARAG0
DASSD1编程这些位允许CPU和SDCLK​​信号之间的转换偏移。看
表7中。
DASSD0
表5.打电话问比SDCLK
DARSD (2 :0)
000
001
010
011
100
101
110
111
表6.打电话问比率的AGP (0: 1)
[3]
DARAG (2 :0)
000
001
010
011
100
101
110
111
表7.打电话问歪斜SDCLK ​​CPU
DASSD (1: 0)
00
01
10
11
SDCLK ​​CPU的斜
PS 0 (默认)
[4]
150 PS ( CPU滞后) *
300 PS ( CPU滞后) *
450 PS ( CPU滞后) *
VC0 / AGP比
频率选择默认
6
7
8
9
10
10
10
VC0 / SDCLK​​比
频率选择默认
2
3
4
5
6
8
9
注意事项:
3. AGP的至PCI的比率被保持在2:1。
4.查看
图8
CPU的测量点。看
图9
对于SDCLK​​测量点。
1.0版, 2006年11月20日
第8页21