欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY28352OXCT 参数 Datasheet PDF下载

CY28352OXCT图片预览
型号: CY28352OXCT
PDF下载: 下载PDF文件 查看货源
内容描述: 差分时钟缓冲器/驱动器DDR400-和DDR333兼容 [Differential Clock Buffer/Driver DDR400- and DDR333-Compliant]
分类和应用: 驱动器逻辑集成电路光电二极管双倍数据速率时钟
文件页数/大小: 7 页 / 118 K
品牌: SPECTRALINEAR [ SPECTRALINEAR INC ]
 浏览型号CY28352OXCT的Datasheet PDF文件第1页浏览型号CY28352OXCT的Datasheet PDF文件第2页浏览型号CY28352OXCT的Datasheet PDF文件第3页浏览型号CY28352OXCT的Datasheet PDF文件第5页浏览型号CY28352OXCT的Datasheet PDF文件第6页浏览型号CY28352OXCT的Datasheet PDF文件第7页  
CY28352
最大额定值
[3]
输入相对于V电压
SS
:...............................V
SS
– 0.3V
输入电压相对于VDDQ或AV
DD
:............ V
DD
+ 0.3V
存储温度: ................................ -65° C至+ 150°C
工作温度: .................................... 0 ° C至+ 70°C
最大电源: .............................................. 3.5V ..
该器件包含电路,以保护输入对
损坏,由于高静电压或电场;不过,
应采取预防措施,以避免应用程序的任何
电压大于最大额定电压至该电路更高。
为了正常工作,V
IN
和V
OUT
应限制在
的范围内
V
SS
& LT ; (V
IN
或V
OUT
) & LT ; V
DD
.
未使用的输入必须始终连接到一个适当的逻辑
电压电平(或V
SS
或V
DD
).
DC参数
V
DDA
= V
DDQ
= 2.5V ±5% ,T
A
= 0 ° C至+ 70°C
[4]
参数
VIL
VIH
VIL
VIH
IIN
IOL
IOH
VOL
VOH
VOUT
VOC
IOZ
IDDQ
IDSTAT
国际直拨电话
CIN
描述
输入低电压
输入高电压
输入电压低
输入电压高
输入电流
输出低电流
条件
SDATA , SCLK
SDATA , SCLK
CLKIN , FBIN
CLKIN , FBIN
V
IN
= 0V或V
IN
= V
DDQ
, CLKIN ,
FBIN
V
DDQ
= 2.375V, V
OUT
= 1.2V
分钟。
2.2
0.4
2.1
–10
26
–18
35
–32
0.6
V
DDQ
– 0.4
(V
DDQ
/2) + 0.2
10
300
1
V
DDA
[7, 9]
典型值。
马克斯。
1.0
10
单位
V
V
V
V
µA
mA
mA
V
V
V
V
µA
mA
mA
mA
pF
输出高电流
V
DDQ
= 2.375V, V
OUT
= 1V
输出低电压
V
DDQ
= 2.375V ,我
OL
= 12毫安
输出高电压
V
DDQ
= 2.375V ,我
OH
= -12毫安
1.7
输出电压摆幅
[5]
1.1
[6]
输出电压穿越
(V
DDQ
/2) – 0.2
高阻抗输出
–10
V
O
= GND或V
O
= V
DDQ
当前
所有V
DDQ
和V
DDI
,
动态电源电流
[7]
FO = 170 MHz的
静态电源电流
PLL电源电流
输入引脚电容
V
DDQ
/2
235
9
4
12
6
AC参数
V
DD
= V
DDQ
= 2.5V ±5% ,T
A
= 0 ° C至+ 70°C
参数
FCLK
香港贸易发展局
TLOCK
TR / TF
tpZL , tpZH
tpLZ , tpHZ
TCCJ
tjit ( H- PER)
描述
工作时钟频率
输入时钟的占空比
最大PLL锁定时间
时钟输出摆率
输出使能时间
[10]
(所有输出)
输出禁止时间
[10]
(所有输出)
周期到周期抖动
[12]
半周期抖动
[12]
条件
分钟。
60
40
1
典型值。
20%至80 %的V
OD
马克斯。
200
60
100
2.5
单位
兆赫
%
μs
V / ns的
ns
ns
3
3
˚F > 66兆赫
˚F > 66兆赫
–100
–100
100
100
ps
ps
注意事项:
3.多个耗材:在任何输入或I / O引脚上的电压不能超过电期间的电源引脚。电源排序不是必需的。
4.未使用的输入必须保持高电平或低电平,以防止它们飘浮。
5.对于负载情况,请参见
图7 。
6. V的值
OC
预计是| VTR + VCP | / 2 。如果每个时钟的直接终止一个120Ω的电阻。看
图7 。
7.所有输出切换装有16 pF的在60Ω环境。参阅图
7.
8.参数由设计和特性保证。不是100 %生产测试。
9.锁相环能够满足指定的参数,同时支持SSC的合成与调制频率30千赫, 33.3千赫之间,具有一个向下的
-0.5 %的利差。
10.指非反相输出的过渡。
11.所有差动输入和输出端分别终止于120Ω / 16 pF的,如图
图7 。
12.周期抖动和半周期抖动的规格是分开的,并且必须彼此独立地得到满足。
1.0版, 2006年11月21日
第4 7