CY28409
表1.频率选择表（ FS_A ， FS_B ）
FS_A
0
0
0
1
1
FS_B
0
MID
1
0
MID
中央处理器
100兆赫
REF / N
200兆赫
133兆赫
高阻
SRC
100/200 MHz的
REF / N
100/200 MHz的
100/200 MHz的
高阻
3V66
66兆赫
REF / N
66兆赫
66兆赫
高阻
PCIF / PCI
33兆赫
REF / N
33兆赫
33兆赫
高阻
REF0
14.3兆赫
REF / N
14.3兆赫
14.3兆赫
高阻
REF1
14.31 MHz的
REF / N
14.31 MHz的
14.31 MHz的
高阻
USB / DOT
48兆赫
REF / N
48兆赫
48兆赫
高阻
表2.频率选择表（ FS_A ， FS_B ）的SMBus位字节5 6 = 1
FS_A
0
0
1
FS_B
0
1
0
中央处理器
200兆赫
400兆赫
266兆赫
SRC
100/200 MHz的
100/200 MHz的
100/200 MHz的
3V66
66兆赫
66兆赫
66兆赫
PCIF / PCI
33兆赫
33兆赫
33兆赫
REF0
14.3兆赫
14.3兆赫
14.3兆赫
REF1
14.31 MHz的
14.31 MHz的
14.31 MHz的
USB / DOT
48兆赫
48兆赫
48兆赫
频率选择引脚（ FS_A ， FS_B ）
主时钟频率的选择是通过将所获得的
适当的逻辑电平，以FS_A和FS_B输入之前
VTT_PWRGD ＃断言（所看到的时钟合成器） 。
当VTT_PWRGD ＃被采样低的时钟芯片
（表示处理器VTT电压是稳定的） ，时钟芯片
样品的FS_A和FS_B输入值。对于所有的逻辑电平
FS_A和FS_B除了MID的， VTT_PWRGD ＃采用
在这一次的有效低一次性功能
VTT_PWRGD ＃采样为低，所有进一步的
VTT_PWRGD ＃ ， FS_A和FS_B变化将被忽略。在
其中， FS_B处于中等水平时， VTT_PWRGD ＃是这样的
采样为低电平时，时钟芯片将采用“测试时钟模式。 ”
一旦“测试时钟模式”已被调用，所有进一步的FS_B
转换将被忽略， FS_A将异步
为Hi-Z和REF / N模式之间进行选择。退出测试模式
完成了单车功率FS_B在高或
低状态。
数据接口，各种设备的功能，如个人
时钟输出缓冲器，可以单独启用或禁用。
与串行数据接口相关的寄存器
初始化为它们的默认设置上电时，并且因此
使用此接口是可选的。时钟器件的寄存器变化
在系统初始化时，通常制成，如果有的话是
所需。接口不能被系统中使用
操作的功率管理功能。
数据协议
时钟驱动器的串行协议接收字节写，读字节，
块写入和块从控制器读取操作。为
块写入/读取操作，字节必须访问
按顺序从最低到最高字节（最显著
位在前）有能力停止后的任何完整的字节有
被转移。对于字节写和字节读取操作时，
系统控制器可以访问单独的索引字节。该
被索引的字节的偏移被编码在命令代码，
如上述
表3中。
块写入和块读协议中概述
表4
而
表5
概述了相应的字节写和字节
读协议。从机接收地址为11010010 （ D2H ） 。
串行数据接口
以提高的时钟合成器的灵活性和功能，
提供了一种双信号的串行接口。通过串口
表3.命令代码定义
位
7
(6:0)
描述
0 =块读取或块写操作， 1 =字节读取或字节写操作
字节偏移字节读取或字节写操作。块读或块写操作，这些位应该是
'0000000'
表4块读取和块写入协议
块写入协议
位
1
2:8
9
10
11:18
19
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
描述
位
1
2:8
9
10
11:18
19
开始
从地址 - 7位
写= 0
感谢来自SLAVE
命令代码 - 8位
' 00000000 '代表块操作
感谢来自SLAVE
块读协议
描述
1.0版， 2006年11月22日
第16页3
SPECTRALINEAR [ SPECTRALINEAR INC ]
