CY28RS480
CLK_REQ [ 0 ： 1 ] ＃说明
该CLKREQ ＃ [1： 0]信号是低有效输入用于清洁
停止和启动选定的SRC输出。输出
通过CLKREQ ＃ [1： 0 ]通过在设置确定
寄存器的字节4和5中CLKREQ ＃信号是一个去抖
预示着它的国家必须在两个不变
DIFC的连续的上升沿被识别为有效的
断言或取消断言。 （断言和的无效
这个信号是完全异步的）。
CLK_REQ [ 0 ： 1 ] ＃无效置[从低到高的转变]
拉高CLKREQ ＃的影响[ 1 ： 0 ]引脚都是DIF
即在控制寄存器通过设置到停止的输出
断言的CLKREQ ＃[ 1 ：0]被后他们的下一个停
过渡。当控制寄存器CLKREQ ＃驱动模式位
被编程为“0” ，所有的最终状态停止SRC信号
是SRCT时钟=高和SRCC =低。有向无
切换到输出驱动电流值， SRCT将被驱动
高配的电流值等于6× Iref的，。当控制
寄存器CLKREQ ＃驱动模式位被设置为“1”时，
所有的最终状态停止DIF信号为低电平时，既SRCT时钟
和SRCC时钟输出将不会被驱动。
CLK_REQ [ 0 ： 1 ] ＃断言[高到低的转换]
被停止的所有差分输出恢复正常
运行在一个无故障的方式。从最大延迟
断言主动输出介于2-6 SRC时钟
周期（ 2个时钟示出）与所有的SRC输出再开始
同时。如果CLKREQ ＃驱动模式位
设定为“1”三态）时，停止所有的SRC输出
[ 1：0]断言必须在10纳秒的CLKREQ ＃驱动为高电平
到的电压大于200毫伏。
CLKREQ ＃ X
SRCT （自由运行）
SRCC （自由运行）
SRCT （停止的）
SRCT （停止的）
图3. CLK_REQ ＃ [ 0 ： 1 ]断言/无效置波形
1.0版， 2006年11月22日
第8页14
SPECTRALINEAR [ SPECTRALINEAR INC ]
