W137
引脚德网络nitions
引脚名称
CPU0 ： 1
PIN号
24, 23
针
TYPE
O
引脚说明
CPU时钟输出0和1这两个CPU时钟输出通过控制
CPU_STOP ＃控制引脚。输出电压摆幅由施加电压来控制
VDDQ2 。频率为每个选择
表1中。
PCI总线的时钟输出1到5这五个PCI时钟输出被控制
在PCI_STOP ＃控制引脚。输出电压摆幅由施加电压来控制
VDDQ3 。频率为每个选择
表1中。
固定PCI时钟输出。不像PCI1 ： 5的输出，该输出不被控制的
PCI_STOP ＃控制引脚;它不能由PCI_STOP ＃被拉低。输出电压
摆动，通过施加给VDDQ3电压控制。频率为每个选择
表1中。
CPU_STOP ＃输入。当拉为低电平，时钟输出CPU0 ：1的停止LOW
完成一个完整的时钟周期（ 2-3个CPU时钟延迟）之后。当拉高，
时钟输出CPU0 ： 1启动一个完整的时钟周期（ 2-3个CPU时钟延迟） 。
PCI_STOP ＃输入。该PCI_STOP ＃输入使PCI1 ： 5输出高电平时，
并使它们保持在逻辑0时低。的PCI_STOP ＃信号被锁存
上PCI_F的上升沿。其效果发生在下一PCI_F时钟周期处。
I / O双功能REF0和SEL48 ＃引脚。上电时，对SEL48 ＃的状态
锁存。状态由任一个10K的电阻到GND或V设置
DD
。一个10K的电阻
接地使销14 ，以提供一个48 - MHz时钟。如果引脚绑到V
DD
， 14针
将提供24 MHz的时钟。经过2毫秒，该引脚变为高驱动输出
生产的14.318 MHz的副本。
I / O双功能REF1和蔓延＃引脚。传播＃上电后，国家
被锁定。状态由任一个10K的电阻到GND或V设置
DD
。一个10K的电阻
接到GND可扩展频谱功能。如果引脚绑到V
DD
，传播
频谱被禁用。经过2毫秒，引脚成为产生高驱动输出
的14.318 MHz的副本。
I / O
双重功能的24 MHz或48 MHz输出和输出使能输入。上
电时，销14的状态被锁存。状态由任一个10K的电阻来设置
GND或V
DD
。一个10K的电阻到GND锁存器OE低，所有输出三态。
如果引脚绑到V
DD
， OE是锁定高，所有输出都有效。经过2
毫秒，该引脚变为输出，其频率由引脚27上的状态设置
电。
48 MHz输出。固定的48 MHz的USB输出。输出电压摆幅由控制
电压施加到VDDQ3 。
频率选择输入。如图所示选择开机默认的CPU时钟频率
in
表1中。
晶体连接或外部基准频率输入。该引脚可以是
作为连接于晶体或参考信号的连接。
晶体连接。外部14.318 MHz晶振输入连接。如果使用
外部基准电压源，该引脚必须悬空。
掉电控制。当此输入为低电平时，器件进入低功耗待机
条件。所有输出保持低电平。 CPU和PCI时钟输出低电平停止
完成一个完整的时钟周期（ 2-3个CPU时钟周期的延迟）之后。当把
高， CPU和PCI输出开始一个完整的时钟周期，在整个工作频率
（ 3毫秒的最大延迟） 。
电源连接。连接到3.3V 。
电源连接。电源为CPU0 ： 1输出缓冲器。连接到2.5V 。
接地连接。连接所有接地引脚到公共系统地平面。
PCI1 ： 5
5, 6, 9, 10, 11
O
PCI_F
4
O
CPU_STOP ＃
18
I
PCI_STOP ＃
20
I
REF0/SEL48#
27
I / O
REF1/SPREAD#
26
I / O
24/48MHz/OE
14
I / O
48MHz
SEL100/66#
X1
X2
PWR_DWN ＃
13
16
2
3
17
O
I
I
I
I
VDDQ3
VDDQ2
GND
8, 12, 19, 28
25
1, 7, 15, 21, 22
P
P
G
1.0版， 2006年11月24日
第2页8
SPECTRALINEAR [ SPECTRALINEAR INC ]
