W137
概观
在W137的开发是为了满足英特尔
®
手机时钟
规格为BX芯片组，其中包括超级I / O和USB
支持。该W40S11-02是英特尔定义的同伴组成部分
用于驱动2 SDRAM DIMM模块。请看到
数据表中的附加信息。
赛普拉斯专有的扩展频谱频率合成
技术是在CPU和PCI输出的功能。当
启用此功能降低的峰值EMI测量
不仅在输出信号及其高次谐波也的，但任何
其他的时钟信号被正确地同步到它们。
在-0.5 ％调制方式相匹配的定义为
接受英特尔的时钟规范。
一旦W137电时，用于所述第一2毫秒的操作
输入逻辑的选择。在此期间，输出缓冲器是
三态，让每个L / O引脚的输出电阻捆扎机
拉销及其关联容性负载时钟要么
逻辑高或逻辑低状态。在2毫秒周期的结束，
每个L / O引脚的逻辑建立的0或1状态是那么
锁存。接着，输出缓冲器被启用，它转换
无论L / O引脚到工作时钟输出。 2毫秒的计时器
开始时， V
DD
达到2.0V 。输入锁存只能是
通过将V重置
DD
关闭，然后重新打开。
但是应当指出的是，捆扎电阻没有显
在时钟输出信号完整性着性的效果。该驱动器
时钟输出的阻抗为<40 （标称），其是
影响最小的10 -K带接地或V
DD
。如同
串联端接电阻，输出电阻捆扎机
应尽可能靠近L / O引脚尽可能以
保持互连走线短。从跟踪
电阻连接到地或V
DD
应保持小于2英寸
在长度，以防止输入逻辑系统中的噪声耦合
取样。
当该时钟输出被使能之后2毫秒的输入
期间，目标（正常）输出频率被传假设
即V
DD
已趋于稳定。如果V
DD
还没有达到满值，
输出频率最初可能低于目标，但会增加
到V一旦目标
DD
电压稳定。在这两种情况下，一个
短输出时钟周期可以由CPU时钟产生
输出时，输出被激活。
功能说明
I / O引脚工作
销14 ， 26和27是两用升/ O引脚。上电时
这些引脚作为逻辑输入，使测定
分配的设备功能。上电后短的时间内，
每个引脚的逻辑状态被锁存，引脚，则成为
时钟输出。该功能减少了器件的引脚数
结合输入选择引脚时钟输出。
外部10 -K “打包”电阻之间的连接
每个L / O引脚与地或V
DD
。连接到地设置一个
锁存器为“ 0 ”，连接到V
DD
设置一个闩锁，以“1”。
图1
和
图2
表现为捆扎电阻2建议的方法
连接。
通过负载电阻选项图1.输入逻辑选择
通过跳线选图2.输入逻辑选择
1.0版， 2006年11月24日
第3页8
SPECTRALINEAR [ SPECTRALINEAR INC ]
