W209C
打包输出电阻
系列终端电阻
W209C
POWER- ON
RESET
定时器
时钟负载
产量
卜FF器
输出三态
Q
HOLD
产量
低
D
10k
数据
LATCH
通过负载电阻选项图1.输入逻辑选择
概观
该W209C是一款高度集成的频率定时发生器，
为英特尔架构设计师用手工提供所有需要的时钟源
使用图形tecture平台集成的核心逻辑。
功能说明
I / O引脚工作
针＃ 1 ， 10 ， 11 ， 12 ， 22 ，和23是两用L / O引脚。上
电销作为一个逻辑输入。外部10 -K
魁梧的电阻应该被使用。
图1
显示了一个建议
方法捆扎电阻连接。
经过2毫秒，该引脚成为输出。假设功率
供应已趋于稳定，届时，将指定的输出频率
10纳秒
20纳秒
交付的引脚。如果电源仍未
达到满值时，输出频率最初可能低于
的目标，反而会增加目标一旦电源电压有stabi-
lized 。在这两种情况下，一个短的输出时钟周期可以是
从CPU时钟输出时所产生的输出是
启用。
偏移量在时钟信号组
图2
和
科幻gure 3
代表之间的相位关系
不同组的时钟输出的从W209C ，当它是
提供66 MHz的CPU时钟和100 MHz的CPU时钟，
分别。应当指出的是，当CPU时钟为
在100 MHz工作频率， CPU时钟输出为180度
相SDRAM时钟输出。
NS 0
30纳秒
40纳秒
CPU 100期
CPU 66 MHz的
SDRAM 100期
SDRAM 100 MHz的
3V66 66 MHz的
PCI 33 - MHz的
REF 14.318兆赫
USB 48 MHz的
APIC
轮毂-PC
图2.集团偏移波形（ 66 - MHz的CPU时钟， 100 - MHz的SDRAM时钟）
1.0版， 2006年11月20日
第15 3
SPECTRALINEAR [ SPECTRALINEAR INC ]
