多用途闪存+ + SRAM ComboMemory
SST32HF324C
初步规格
翻转位（ DQ6和DQ2 ）
在内部编程或擦除操作，有关的任何
secutive尝试读出的DQ
6
将产生交变'1'
和'0' ，即0. 1至切换当内部
编程或擦除操作完成后， DQ
6
位会
停止切换。该设备然后准备下一次操作
化。对于扇区擦除，块或片擦除，翻转位（ DQ
6
)
是后6个WE＃ （或BEF ＃）脉冲的上升沿有效。
DQ
6
将被设置为'1'，如果执行读操作，尝试对
擦除暂停的扇区/块。如果程序运行已以启动
tiated在没有选择的扇区/块擦除暂停
模式， DQ
6
将切换。
另外一个触发位可在DQ
2
，它可以是
与DQ配合使用
6
检查是否一个特定的
部门正在积极擦除或擦除暂停。表1
列出了详细的状态位信息。切换位
（ DQ
2
）后的最后一个WE ＃的上升沿有效（或
BEF ＃ ）脉冲写入操作。图9显示切换位
时序图和图19的流程图。
表1 ：W
RITE
O
PERATION
S
TATUS
状态
正常
标准
操作计划
标准
抹去
使用擦除
暂停
模式
从阅读
擦除暂停
扇区/块
从阅读
非擦除暂停
扇区/块
节目
闪存软件数据保护（ SDP ）
该SST32HF324C提供了JEDEC核准软
所有闪存银行洁具的数据保护方案
数据修改操作，即编程和擦除。任何
程序运行需要包含一系列的
三字节序列。这三个字节装入序列
用于启动编程操作，提供最佳
保护防止意外写操作，例如，在
在系统上电或断电。任何擦除操作
需要包含六个字节装入序列。该
SST32HF324C设备附带的软件数据
保护永久启用。参见表5所示出特殊
cific软件命令代码。在SDP命令
序，无效命令会中止器件读取
模式， T内
RC 。
DQ的内容
15
-DQ
8
可以是V
IL
or
V
IH ，
但没有其他价值，任何SDP命令时
序列。
SRAM读
该SST32HF324C的SRAM读操作所配置
通过OE ＃和BES ＃受控，既要低， WE＃
高的系统，以获得从所述输出数据。 BES ＃是
用于SRAM银行的选择。 OE＃为输出控制
并用于从所述门控输出引脚的数据。数据总线
处于高阻抗状态，当OE ＃为高电平。参阅
读周期时序图，图2 ，为进一步的细节。
DQ
7
DQ
7
#
0
1
DQ
6
切换
切换
1
DQ
2
无切换
切换
切换
SRAM写
数据
数据
数据
DQ
7
#
切换
不适用
T1.0 1267
注意：
DQ
7
和DQ
2
阅读时需要一个有效的地址
状态信息。
Flash存储器数据保护
该SST32HF324C闪存银行提供了
硬件和软件功能来保护非易失性数据
意外写操作。
该SST32HF324C的SRAM写操作所配置
由WE＃和BES ＃受控;既要低的系
TEM写入SRAM 。在字写
操作时，地址和数据被引用到
上涨或者BES ＃或WE ＃边沿，以先到为准。
写入时间是从最后下降沿测量
BES ＃或WE ＃以BES ＃或WE ＃的第一个上升沿。
指的是写周期时序图，图3和图4 ，
对于进一步的细节。
产品标识
产品标识模式标识的设备上进行
在SST32HF324C和制造商为SST。
此模式
可以仅通过软件的操作来访问。该
硬件设备ID读操作，这通常是
所使用的编程，不能在此设备上被使用
因为闪存和SRAM之间的共享线路
在多芯片封装。因此，应用程序的
高电压引脚上的
9
可能会损坏该设备。
用户
可以使用该软件产品的识别操作，以
识别部分（即使用设备ID ），使用多的时候
PLE制造商在同一个插座上。有关详细信息，请参阅
闪存硬件数据保护
噪声/毛刺保护： WE＃小于或BEF ＃脉
5纳秒不会启动写周期。
V
DD
上电/掉电检测：写操作
抑制当V
DD
小于1.5V 。
写禁止模式：强制OE ＃低， BEF ＃高或WE＃
高会抑制Flash写操作。这可以防止
在上电或断电的意外写操作。
©2005硅存储技术公司
S71267-02-000
9/05
4
SST [ SILICON STORAGE TECHNOLOGY, INC ]
